Forum PCLab.pl: AMD RYZEN 3000 - temat zbiorczy - Forum PCLab.pl

Skocz do zawartości

Otwarty

Ikona Ostatnio dodane tematy

Ikona Najnowsze pliki

  • (419 Stron)
  • +
  • « Pierwsza
  • 131
  • 132
  • 133
  • 134
  • 135
  • Ostania »
  • Nie możesz rozpocząć nowego tematu
  • Nie możesz odpowiadać w tym temacie

AMD RYZEN 3000 - temat zbiorczy

#2641 Użytkownik jest niedostępny   BlindObserver 

  • "Lepiej umrzeć stojąc, niż żyć klęcząc"
  • Ikona
  • Grupa: Moderatorzy
  • Postów: 4274
  • Dołączył: Pt, 28 Lut 14

Napisany 19 Czerwiec 2019 - 23:07

https://twitter.com/...442142277132289

#2642 Użytkownik jest niedostępny   Trepcia 

  • Orator
  • PipPipPipPip
  • Grupa: Forumowicze
  • Postów: 551
  • Dołączył: Pn, 07 Lut 05

Napisany 19 Czerwiec 2019 - 23:20

Zobacz postzomeer, o 19 Czerwiec 2019 - 23:54, napisał(a):

Żyjemy obecnie w czasach, gdzie wszystko poniżej oceny 4,5/5 to jest już hate.
Krytykowanie kogokolwiek, czegokolwiek też robi się nieakceptowalne ;/


Tez to zauwazylem. A tak naprawde zyjemy w dobrych czasach gdzie jest wybor. Dla kazdego cos milego :)

#2643 Użytkownik jest niedostępny   RyszardGTS 

  • Nie wylewający za kołnierz...
  • Ikona
  • Grupa: Moderatorzy
  • Postów: 16361
  • Dołączył: Cz, 01 Wrz 05

Napisany 19 Czerwiec 2019 - 23:29

Ryżu 3600@4,2GHz/3200-C14 6/12
Single:502, R20: 3229 not bad, not bad at all :thumbup:

5675@4,2GHz/2400-C10 4/4
Single:528, R20:1570
Wydajnościowo mi Ryżu pasuje, teraz tylko kwestia realnej sprawności energetycznej.
Zobaczymy jeszcze wpływ szybkich pamięci na nowe Ryzeny bo podobno mają obsługiwać dużo szybsze pamięci a wiadomo że starsze ładnie reagowały na szybsze pamięci niż "standardowe wtedy" 2133-2400MHz KLIK

#2644 Gość_Usunięty_*

  • Grupa: Goście

Napisany 19 Czerwiec 2019 - 23:46

Wielkiej różnicy do 1700 to ni mo......... Trzeba jeszcze ceny realne zobaczyć. Największy boost pewnie będzie w grach.

#2645 Użytkownik jest dostępny   czolgista778 

  • Uzależniony od forum
  • PipPipPipPipPip
  • Grupa: Forumowicze
  • Postów: 6617
  • Dołączył: So, 23 Maj 09

Napisany 20 Czerwiec 2019 - 08:28

Rysiu, to jest fake. Nie ma opcji żeby zeby X5675 (6C/12T) ktory jest antycznym Nehalemem/Westmere był szybszy zegar w zegar bo Ryz juz wczesniej byl na poziomie Haswella. Technicznie niemozliwe, chyba ze AMD cos zrąbało w archi.

Ten post był edytowany przez czolgista778 dnia: 20 Czerwiec 2019 - 08:29


#2646 Użytkownik jest niedostępny   Mar_S 

  • 以前はKarolとして知&#
  • PipPipPipPipPip
  • Grupa: Forumowicze
  • Postów: 1849
  • Dołączył: Pn, 22 Cze 15

Napisany 20 Czerwiec 2019 - 08:28

Owszem reagowały ale najlepsze wyniki były w sumie w okolicach 3200 CL14 kiedy porównywaliśmy to z takim 2400, już 3600 przy luźniejszych timingach w porównaniu do tego 3200 nie dawało wzrostu w zasadzie wcale, a nawet potrafiło być wolniejsze (oczywiście szybsze też).
Generalnie najbardziej typowa konfiguracja na Ryżym (czyli 2x8GB) działa dzisiaj bez najmniejszego problemu nawet na paździerzowatych ramach, a problemy zaczynają się dopiero przy 4x8 lub 2x16, i to wątpię żeby się poprawiło.
Tak więc zysk z pamięci szału robił nie będzie bo w zasadzie to samo da się uzyskać już dziś, jedyne co może dać wzrost to wyższe zegary i być może nieco poprawiony rdzeń.

#2647 Użytkownik jest niedostępny   Mariusz2 

  • Gaduła
  • PipPipPip
  • Grupa: Forumowicze
  • Postów: 321
  • Dołączył: So, 21 Wrz 02

Napisany 20 Czerwiec 2019 - 08:32

Mój 1800X na 3.7 GHz i pamięci CL 14 robi 440 punktów w tym benchmarku (single thread) Jak bym podkręcił go do 4.2 czyli o ok 15% to pewnie osiągnął bym tyle samo

#2648 Gość_Usunięty_*

  • Grupa: Goście

Napisany 20 Czerwiec 2019 - 08:49

Możliwe że to dalej fejki są. Więc nie ma co się spinać. Teoretycznie uzysk z usprawnień + uzysk z zegara powinien wyjść taki że 3600 >/ 1700. A tutaj jakoś przeciętnie na tym CPUz wyszło.

Ten post był edytowany przez sir.walazz dnia: 20 Czerwiec 2019 - 08:55


#2649 Użytkownik jest niedostępny   BlindObserver 

  • "Lepiej umrzeć stojąc, niż żyć klęcząc"
  • Ikona
  • Grupa: Moderatorzy
  • Postów: 4274
  • Dołączył: Pt, 28 Lut 14

Napisany 20 Czerwiec 2019 - 09:15

Zobacz postczolgista778, o 20 Czerwiec 2019 - 08:28, napisał(a):

Rysiu, to jest fake. Nie ma opcji żeby zeby X5675 (6C/12T) ktory jest antycznym Nehalemem/Westmere był szybszy zegar w zegar bo Ryz juz wczesniej byl na poziomie Haswella. Technicznie niemozliwe, chyba ze AMD cos zrąbało w archi.

Albo ten ten test jest do dupy, bo na i7-8700 mam 510 punktów. Więc cep Rysia byłby szybszy niż mój :E

Zwróćcie też uwagę, że w testach w Cinebenchach macie więcej niż jeden wynik dla R5 3600. Wystarczy się przyjrzeć.

#2650 Użytkownik jest niedostępny   ediz4 

  • **Dziadek**
  • PipPipPipPipPip
  • Grupa: Forumowicze
  • Postów: 1957
  • Dołączył: Pt, 27 Cze 08

Napisany 20 Czerwiec 2019 - 09:42

Cytuj

Zobacz postMitycznyJeż, o 19 Czerwiec 2019 - 23:55, napisał(a):

Mały diagram, jakby nie było dla wszystkich jasne na czym polega problem z dzielnikiem i - w przypadku zastosowań jednowątkowych - degradacją do single channel:

Dodaj obrazek


Jak coś pochrzaniłem proszę o info :E


A możesz dać jakąś legendę bo nie wszystkie oznaczenia są zrozumiałe

#2651 Użytkownik jest niedostępny   Andrew2 

  • Uzależniony od forum
  • PipPipPipPipPip
  • Grupa: Forumowicze
  • Postów: 1389
  • Dołączył: Pn, 31 Paź 05

Napisany 20 Czerwiec 2019 - 10:09

Podobnp jedynie 65 W procesory mają się dobrze podkręcać.
Dodaj obrazek

#2652 Użytkownik jest niedostępny   Assassin 

  • Uzależniony od forum
  • PipPipPipPipPip
  • Grupa: Forumowicze
  • Postów: 13338
  • Dołączył: Wt, 24 Lut 04

Napisany 20 Czerwiec 2019 - 10:11

@ediz4
CCD to chipset z rdzeniami (2 CCX-y, czyli 2x 4 rdzenie z 16MB L3).
clOD to mostek północny.
UMC to kontroler pamięci.

Widać wyraźnie, że dzielnik 1:2 nie będzie miał najmniejszego sensu w przypadku układów z 1 chipletem CPU. Jednak w pewnych zaawansowanych, wielowątkowych zastosowaniach obliczeniowych szybka pamięć 4000+ może dać pozytywne efekty na układach 2-chipletowych, więc jakiś tam sens danie takiej opcji jest (chociaż czy w takich zastosowaniach ktoś będzie ustawiał kontroler pamięci w trybie "oc"?)

@Andrew2
To akurat trochę głupie porównanie ze strony AMD. To dobrze, jeśli procesor oddaje ciepło na radiator; nie ma nic gorszego, gdy proc się gotuje, a radiator pozostaje letni. Jeśli Ryzen ciągnie mniej prądu i przez to oddaje mniej mocy to super, ale można to lepiej pokazać...

Ten post był edytowany przez Assassin dnia: 20 Czerwiec 2019 - 10:19


#2653 Gość_Usunięty_*

  • Grupa: Goście

Napisany 20 Czerwiec 2019 - 10:13

Dziwisz się? Już przy ZEN+ AMD walczyło i uczknęło rynku dzięki wysokim zegarom - czyli tak jakby każdy cep kupowany w sklepie był od razu po OC. Dodasz do tego dużą ilość rdzeni i HT = nawiązana walka z intelem. Dlatego ten i5-9600KF i wszystkie nowe procesory mają takowania z kosmosu by wykrztusić ostatnią odrobinkę wydajności. Jak procesor ma 4,6GHz w turbo to mało? A Ryże 2xxx - nie dawały rady tyle wytrzymać. Ryże 3xxx jak widać wytrzymują. Intel to wiedział dlatego powstał i5-9600KF. Spejsu dla OC to tutaj nie ma :lol2:

#2654 Użytkownik jest niedostępny   Artistwolf 

  • Gaduła
  • PipPipPip
  • Grupa: Forumowicze
  • Postów: 493
  • Dołączył: Cz, 23 Kwi 09

Napisany 20 Czerwiec 2019 - 10:18

Zobacz postAssassin, o 20 Czerwiec 2019 - 11:11, napisał(a):

@Andrew2
To akurat trochę głupie porównanie ze strony AMD. To dobrze, jeśli procesor oddaje ciepło na radiator; nie ma nic gorszego, gdy proc się gotuje, a radiator pozostaje letni. Jeśli Ryzen ciągnie mniej prądu i przez to oddaje mniej mocy to super, ale można to lepiej pokazać...

Śmiesz twierdzić, że intel lepiej oddaje ciepło przez soje gluty/pseudo-luty? :D

#2655 Użytkownik jest niedostępny   ediz4 

  • **Dziadek**
  • PipPipPipPipPip
  • Grupa: Forumowicze
  • Postów: 1957
  • Dołączył: Pt, 27 Cze 08

Napisany 20 Czerwiec 2019 - 10:19

Zobacz postAssassin, o 20 Czerwiec 2019 - 11:11, napisał(a):

@ediz4
CCD to chipset z rdzeniami (2 CCX-y, czyli 2x 4 rdzenie z 16MB L3).
clOD to mostek północny.
UMC to kontroler pamięci.

Widać wyraźnie, że dzielnik 1:2 nie będzie miał najmniejszego sensu w przypadku układów z 1 chipletem CPU. Jednak w pewnych zaawansowanych, wielowątkowych zastosowaniach obliczeniowych szybka napięć 4000+ może dać pozytywne efekty na układach 2-chipletowych, więc jakiś tam sens danie tej opcji ma (chociaż czy w takich zastosowaniach ktoś będzie ustawiał kontroler pamięci w trybie "oc"?)

@Andrew2
To akurat trochę głupie porównanie ze strony AMD. To dobrze, jeśli procesor oddaje ciepło na radiator; nie ma nic gorszego, gdy proc się gotuje, a radiator pozostaje letni. Jeśli Ryzen ciągnie mniej prądu i przez to oddaje mniej mocy to super, ale można to lepiej pokazać...


No ok ale skąd wtedy te liczby. Pomiędzy Chipletem a Mostkiem jest infinity Fabric 2 generacji a jak rozumiem ten dzielnik dotyczy właśnie częstotliwości Infinity fabric 2 a nie samych pamięci

#2656 Użytkownik jest niedostępny   Assassin 

  • Uzależniony od forum
  • PipPipPipPipPip
  • Grupa: Forumowicze
  • Postów: 13338
  • Dołączył: Wt, 24 Lut 04

Napisany 20 Czerwiec 2019 - 10:19

@Artistwolf
Tak twierdzi AMD, ja się tylko dziwię ;)

@ediz4
Dokładnie tak. Co się nie zgadza? Przepustowość pomiędzy UMC a RAM Channel pozostaje taka sama niezależnie od dzielnika.

Swoją drogą byłoby ciekawie, gdyby AMD w chiplecie-mostku północnym zintegrowało grafikę. Wtedy kręcenie pamięci "w kosmos" nawet kosztem dzielnika IF2 byłoby opłacalne. Ale z tego co słyszałem to będą integrować grafikę z rdzeniami albo zrobią odrębny SOC; opisane przeze mnie rozwiązanie nie mogłoby nazywać się "APU".

Ten post był edytowany przez Assassin dnia: 20 Czerwiec 2019 - 10:24


#2657 Użytkownik jest niedostępny   MitycznyJeż 

  • nie skalpuJEŻ - procesora nie wyśrubuJEŻ
  • PipPipPipPipPip
  • Grupa: Forumowicze
  • Postów: 19429
  • Dołączył: So, 12 Kwi 14

Napisany 20 Czerwiec 2019 - 10:23

@ediz4

Linkowałem wcześniej oficjalny slajd AMD, na podstawie którego takie a nie inne rzeczy można wnioskować:

Zobacz postMitycznyJeż, o 19 Czerwiec 2019 - 19:29, napisał(a):



#2658 Użytkownik jest niedostępny   ediz4 

  • **Dziadek**
  • PipPipPipPipPip
  • Grupa: Forumowicze
  • Postów: 1957
  • Dołączył: Pt, 27 Cze 08

Napisany 20 Czerwiec 2019 - 10:29

Zobacz postAssassin, o 20 Czerwiec 2019 - 11:19, napisał(a):

@Artistwolf
Tak twierdzi AMD, ja się tylko dziwię ;)

@ediz4
Dokładnie tak. Co się nie zgadza? Przepustowość pomiędzy UMC a RAM Channel pozostaje taka sama niezależnie od dzielnika.

Swoją drogą byłoby ciekawie, gdyby AMD w chiplecie-mostku północnym zintegrowało grafikę. Wtedy kręcenie pamięci "w kosmos" nawet kosztem dzielnika IF2 byłoby opłacalne. Ale z tego co słyszałem to będą integrować grafikę z rdzeniami albo zrobią odrębny SOC; opisane przeze mnie rozwiązanie nie mogłoby nazywać się "APU".

Tak. Przepustowość pomiędzy UMC a RAM Channel wręcz rośnie wraz z zegarem pamięci. Wąskim gardłem ma być przecież IF2 pomiędzy mostkiem a Chipletem/Chipletami. Skąd tam te liczby dotyczące przepustowości IF2? Według slajdów IF2 ma przynajmniej dwukrotnie większą przepustowość niż Zen1 więc mowa o single channnel nawet z dzielnkiem 1/2 jest mocno na wyrost. No chyba że jeszcze czegoś nie wiem

Ten post był edytowany przez ediz4 dnia: 20 Czerwiec 2019 - 10:31


#2659 Użytkownik jest niedostępny   wii 

  • Uzależniony od forum
  • PipPipPipPipPip
  • Grupa: Forumowicze
  • Postów: 2424
  • Dołączył: So, 26 Lip 08

Napisany 20 Czerwiec 2019 - 10:33

Zobacz postczolgista778, o 20 Czerwiec 2019 - 09:28, napisał(a):

Rysiu, to jest fake. Nie ma opcji żeby zeby X5675 (6C/12T) ktory jest antycznym Nehalemem/Westmere był szybszy zegar w zegar bo Ryz juz wczesniej byl na poziomie Haswella. Technicznie niemozliwe, chyba ze AMD cos zrąbało w archi.

On pisze o broadwellu na z97 chyba...

To 4 rdzeniowe i5 5675C...

Z edram...

#2660 Użytkownik jest dostępny   tomcug 

  • Naczelny troll
  • PipPipPipPipPip
  • Grupa: Forumowicze
  • Postów: 6639
  • Dołączył: Pn, 18 Lut 08

Napisany 20 Czerwiec 2019 - 10:51

Zobacz postediz4, o 20 Czerwiec 2019 - 11:29, napisał(a):

Według slajdów IF2 ma przynajmniej dwukrotnie większą przepustowość niż Zen1

Według poniższego slajdu nic takiego nie ma miejsca:

Dodaj obrazek
Po jednej, jak i po drugiej stronie możesz przesłać tyle samo danych na cykl zegara. Tak więc nie trzeba głębszej dedukcji, żeby dojść do wniosku, że dając po lewej stronie dwukrotnie niższy zegar zrobimy wąskie gardło, które zredukuje przepustowość do poziomu Single Channel.

Ten post był edytowany przez tomcug dnia: 20 Czerwiec 2019 - 10:51


  • (419 Stron)
  • +
  • « Pierwsza
  • 131
  • 132
  • 133
  • 134
  • 135
  • Ostania »
  • Nie możesz rozpocząć nowego tematu
  • Nie możesz odpowiadać w tym temacie

37 Użytkowników czyta ten temat
14 użytkowników, 21 gości, 2 anonimowych

  1. xdomino996,
  2. Kaiketsu,
  3. Jenot,
  4. Zdzisiu,
  5. Belliash,
  6. BFA of Suspect,
  7. czolgista778,
  8. Dominix1910,
  9. goth73,
  10. kazik898,
  11. heimdall85,
  12. Jimmy15,
  13. Armage169,
  14. Pan Ciastovy