[voytass84]

.

Ten post był edytowany przez voytass84 dnia: 11 Styczeń 2010 - 18:25

[Mumineq666]

wyręczę Cię trochę, na za miesiąc mam zaprojektować sumator 8 bitowy na zajęcia z ukłądów logicznych. Wystarczy podpiąc 8 takich i już mamy sumator 64bitowych liczb całkwoitych..itd. Jak tak się skrzykniemy całą społecznością PClaba, to może za 10 lat swotrzymy jakiś 486 :D:D

[Gwynbleidd]

voytass84, o 28 marca 2006, 16:37, napisał(a):

Intel mógłby najpierw zwiększyć ilosć cache L1

L1 u Intela dziala kompletnie inaczej niz np u AMD. P4 przechwuja zdekodowane mikrooperacje - 12 u-Ops - 12tys. Po prostu zdecydowali sie podejsc naczej do problemu niz AMD i nie mozna porownywac rozmiarow L1, takie podejscie jest niespecjalnie miarodajne.


ps. Poza tym, wydawalo mi sie, ze juz w tym watku bylo to opisane doklandie...

Podstavsky, o 28 marca 2006, 15:28, napisał(a):

No Shark niezła robota... Ja też zaczynam się w tym kierunku dokształcać W wakacje pogadamy
Co do cache L3 to miał już ją Gallatin - 2MB... Dlaczego Intel nie kontynuował prac nad L3?

Zapewne dlatego, ze dla P4 i generalnie procesorow jednordzeniowych niewiele wnosil... poteznie zwiekszal koszt produkcji, a przyrost wydajnosc byl mizerny. Dlatego moja reakcja na cache L3 u AMD byla na poczatku taka, a nie inna Ale AMD ma zapewne zamiar tym buforem wspomoc wymiane danych miedzy kilkoma rdzeniami i ramem. W tym momencie moze miec to juz duze znaczenie, gdyz taki procesor bedzie mial o wiele wieksze zapotrzebowanie na wymiane danych z ramem.

Cache L2/L3 jest buforem miedzy ramem a procesorem, ew rdzeniami, w pewnym momencie zwiekszenie go nie daje rzadnego wzrostu wydajnosci, czesc po prostu bedzie 'lezala odłogiem'.

Ten post był edytowany przez Gwynbleidd dnia: 29 Marzec 2006 - 12:49

[Podstavsky]

Gwynbleidd, o 29 marca 2006, 13:43, napisał(a):

Zapewne dlatego, ze dla P4 i generalnie procesorow jednordzeniowych niewiele wnosil... poteznie zwiekszal koszt produkcji, a przyrost wydajnosc byl mizerny.

Oj coś mi się zdaje że nie Gallatin EE3.46 z L3=2MB to najszybszy obecnie procek jednordzeniowy Intela!!! Owszem strasznie drogi nadal, ale bije 670 i EE3.73
Na pewno L3 dało dużo Ale zdjae mi się że L1 na poziomie 20kb ma w tym swój udział...

[Shark19]

Gwynbleidd, o 29 marca 2006, 13:43, napisał(a):

Cache L2/L3 jest buforem miedzy ramem a procesorem, ew rdzeniami, w pewnym momencie zwiekszenie go nie daje rzadnego wzrostu wydajnosci, czesc po prostu bedzie 'lezala odłogiem'.

Chyba żeby proc miał 2 GB cache które robiłoby za pamięć RAM

[Podstavsky]

Shark19, o 29 marca 2006, 16:54, napisał(a):

Chyba żeby proc miał 2 GB cache które robiłoby za pamięć RAM

No... Wtedy opóźnienie by spadło do min. Całkiem dobry pomysł...

[Shark19]

Podstavsky, o 29 marca 2006, 16:33, napisał(a):

Oj coś mi się zdaje że nie Gallatin EE3.46 z L3=2MB to najszybszy obecnie procek jednordzeniowy Intela!!! Owszem strasznie drogi nadal, ale bije 670 i EE3.73
Na pewno L3 dało dużo Ale zdjae mi się że L1 na poziomie 20kb ma w tym swój udział...

Czytałeś co chwile wcześniej napisał Gwynbleidd o cache L1 u Intela ? Chyba nie

Cytuj

L1 u Intela dziala kompletnie inaczej niz np u AMD. P4 przechwuja zdekodowane mikrooperacje - 12 u-Ops - 12tys. Po prostu zdecydowali sie podejsc naczej do problemu niz AMD i nie mozna porownywac rozmiarow L1, takie podejscie jest niespecjalnie miarodajne

A jakby już chceć porównać rozmiary cache, to L1 w Northwoodzi/Galatinie, nie ma sumarycznie 20 KB.

Cache danych ma 8 KB, a Trace Cache ( cache instrukcji ) ma 12K uOps ( 12 tyś mikro instrukcji ), a co do pojemności liczonej w bajtach, to ma pojemnosc 96 KB

Więc sumarycznie wychodzi 104 KB.

[Gwynbleidd]

Podstavsky, o 29 marca 2006, 16:56, napisał(a):

No... Wtedy opóźnienie by spadło do min. Całkiem dobry pomysł...

Generalnie to tak... ale cena bylaby kosmiczna - to raz, a dwa, ze cache dziala na innej zasadzie niz ram, cache - to pamiec statyczna, ram -dynamiczna.


W sumie AMD sie troche 'przyblizyl' do tego powyzszej propozycji integrujac kontroler pamieci w procesorze, eliminujac opoznienia wynikajace z calego balaganu na plycie glownej, ktory 'lezy' zazwyzaj miedzy ramem a procem. Dlatego zapewne nie potrzebuje w ogole tak duzo cache, 512kB-1MB na rdzen/procesor gdy intel laduje zazwyczaj od 1-2 MB

Ten post był edytowany przez Gwynbleidd dnia: 29 Marzec 2006 - 16:03

[Podstavsky]

Shark19, o 29 marca 2006, 16:59, napisał(a):

Czytałeś co chwile wcześniej napisał Gwynbleidd o cache L1 u Intela ? Chyba nie

Gwynbleidd? Przecież Ty o tym pisałeś w 1. poście
Co do jego wypowiedzi - przeoczyłem pewnie coś...

[Gwynbleidd]

Podstavsky, o 29 marca 2006, 18:02, napisał(a):

Gwynbleidd? Przecież Ty o tym pisałeś w 1. poście
Co do jego wypowiedzi - przeoczyłem pewnie coś...

Shark pisal, pisal ale sobie po krótce powtorzylem kilka postow wyzej

[incognito]

Myśleliście nad ciekłym azotem do chłodzienia tego ''cacka''??

[Podstavsky]

Gwynbleidd, o 29 marca 2006, 18:06, napisał(a):

ale sobie po krótce powtorzylem kilka postow wyzej

Nie szkodzi...
Ale nie wiem po co się pluł

[Gwynbleidd]

incognito, o 29 marca 2006, 18:06, napisał(a):

Myśleliście nad ciekłym azotem do chłodzienia tego ''cacka''??

eee tam. Spojrz na Pentium M albo Turiona - wydzielaja srednio od 25-35W - cos takiego moznaby wiekszym radiatorem ogarnac. Przy zastosowaniu odpowiednich technologii, ulozeniu poszczegolnych blokow funkcyjnych zeby rozprowadzic cielplo na cala powierzchnie, no i jeszcze pewnie pare myków moznaby zastosowac to w sumie jakies ekstremalne chlodzenie nie byloby potrzebne.

[kresek]

Shark19, o 29 marca 2006, 16:59, napisał(a):

Cache danych ma 8 KB, a Trace Cache ( cache instrukcji ) ma 12K uOps ( 12 tyś mikro instrukcji ), a co do pojemności liczonej w bajtach, to ma pojemnosc 96 KB

jeśli chodzi o efektywny rozmiar trace cache, ciekawych informacji dostarcza RMMA:

http://www.digit-lif...ma-presler.html

(tabela 9)

jak widać, TC pojemnościowo odpowiada ~10 (w niezbyt życiowym przykładzie nopów) do ~64 KB klasycznego cache. wydajność nie jest oczywiście porównywalna...