Skocz do zawartości
Gość sir.walazz

AMD RYZEN 3000 - temat zbiorczy

Rekomendowane odpowiedzi

Asus wyda płytę główną WS 'ke workstation X570 dla AMD. Aż mnie ciarki przechodzą...

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Asus wyda płytę główną WS 'ke workstation X570 dla AMD.

Pierwszy PLX na AM4? :glodny:

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Czyli koniec maja, bądź początek czerwca powinniśmy poznać wydajność Zen drugiej generacji

 

AMD to Simultaneously Launch 3rd Gen Ryzen and Unveil Radeon "Navi" This June

 

AMD President and CEO Dr. Lisa Su to Deliver COMPUTEX 2019 CEO Keynote

 

https://www.facebook.com/pg/AMD.Philippines/posts/?ref=page_internal

t4499i921tp21.png

Edytowane przez olek83

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Zastanawiam się nad jednym: obecni posiadacze 1 generacji Ryzena 5 to raczej użytkownicy budżetowych wersji PC (nie obrażam nikogo bo sam takiego mam, głównym czynnikiem była cena/wydajność). Domyślam się, że duża część użytkowników Ryzena 5 posiada też nie najmocniejsze wersje kart graficznych np. GTX 1070/1080/1660.

 

Obecnie procesor np. Ryzen 5 2600 nudzi się w nowych grach i pewnie będzie wystarczający przez najbliższe lata.

 

Dlaczego więc wszyscy napalają się na nowe Ryzeny? Zmieniając sam procesor przy kartach graficznych ze średniej półki chyba nie będzie większego wzrostu wydajności? (domyślam się ze około 5-10%)?

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Mnie tam zwyczajnie interesuje postęp, do tego PC to nie tylko gry a i wiele gier siedzi na CPU i tam różnica może być zauważalna.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Zastanawiam się nad jednym: obecni posiadacze 1 generacji Ryzena 5 to raczej użytkownicy budżetowych wersji PC (nie obrażam nikogo bo sam takiego mam, głównym czynnikiem była cena/wydajność). Domyślam się, że duża część użytkowników Ryzena 5 posiada też nie najmocniejsze wersje kart graficznych np. GTX 1070/1080/1660.

 

Obecnie procesor np. Ryzen 5 2600 nudzi się w nowych grach i pewnie będzie wystarczający przez najbliższe lata.

 

Dlaczego więc wszyscy napalają się na nowe Ryzeny? Zmieniając sam procesor przy kartach graficznych ze średniej półki chyba nie będzie większego wzrostu wydajności? (domyślam się ze około 5-10%)?

 

Zależy w jakich grach. Ja gram w Cities Skyline, który bardzo mocno siedzi na procku, i przy ogromnych miastach procesor chodzi na 100%.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Zastanawiam się nad jednym: obecni posiadacze 1 generacji Ryzena 5 to raczej użytkownicy budżetowych wersji PC (nie obrażam nikogo bo sam takiego mam, głównym czynnikiem była cena/wydajność). Domyślam się, że duża część użytkowników Ryzena 5 posiada też nie najmocniejsze wersje kart graficznych np. GTX 1070/1080/1660.

 

Obecnie procesor np. Ryzen 5 2600 nudzi się w nowych grach i pewnie będzie wystarczający przez najbliższe lata.

 

Dlaczego więc wszyscy napalają się na nowe Ryzeny? Zmieniając sam procesor przy kartach graficznych ze średniej półki chyba nie będzie większego wzrostu wydajności? (domyślam się ze około 5-10%)?

 

Były czasy kiedy core 2 quad był mniej więcej odpowiednikiem ryzena 7 lub 9900k na dawne czasy, a praktycznie większość osób nie używała pcta do obróbki video lub streamingu. Tutaj jest jeszcze druga strona medalu wynikająca z mniejszego poboru mocy i kto wie w laptopach może też będzie jakaś rywalizacja. Istnieje też spore grono osób którym zależy na złożeniu pcta z minimalną wymianą podzespołów w przyszłości i taki zen2 na 100% będzie lepszy od zwykłego zena, który miał problemy z ramami. Jak na razie integry w laptopach nie są w stanie dogonić radeona 7770.

Edytowane przez masterlight

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Zastanawiam się nad jednym: obecni posiadacze 1 generacji Ryzena 5 to raczej użytkownicy budżetowych wersji PC (nie obrażam nikogo bo sam takiego mam, głównym czynnikiem była cena/wydajność). Domyślam się, że duża część użytkowników Ryzena 5 posiada też nie najmocniejsze wersje kart graficznych np. GTX 1070/1080/1660.

 

Obecnie procesor np. Ryzen 5 2600 nudzi się w nowych grach i pewnie będzie wystarczający przez najbliższe lata.

 

Dlaczego więc wszyscy napalają się na nowe Ryzeny? Zmieniając sam procesor przy kartach graficznych ze średniej półki chyba nie będzie większego wzrostu wydajności? (domyślam się ze około 5-10%)?

Nudzi sie?? Ten procesor jest dobry do srednich gpu, cos mocniejszego i dostaje czkawki a to ze watki nie pokazuja 100% to nie znaczy ze jest w stanie wykarmic mocniejsze karty, bo nie jest i uzycie gpu nie jest na maxa a do tego slabsze IPC nie pomaga.

 

Wiec jest bardzo na co czekac ;)

 

Sam jestem ciekaw co pokaza nowe Ryzeny i czy wyjdzie model 16core.

Edytowane przez Phoenixsuple

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

https://forums.anandtech.com/threads/speculation-ryzen-3000-series.2558009/page-89

 

Google translation i bez zrzutów:

Nawiasem mówiąc, był jeszcze jeden wyciek Sisoft z 4-rdzeniową próbką mattisse

Zostało teraz usunięte :anguished: , ale na szczęście wczoraj zrobiłem zrzut ekranu (niestety przycięty).

 

Szczególnie interesujące były obciążenia „Arytmetyka procesora” i „Multimedia procesora” (AVX2).

 

Są to obniżone wyniki czterordzeniowej próbki Matisse (Zen 2) działającej przy 3,8 GHz

(Arytmetyka powyżej, Multimedia poniżej):

 

 

Oto średnie wyniki dla zapasów I7 6700K dla odniesienia, wraz z podanymi prędkościami zegara (400 MHz szybciej niż Zen 2):

 

Są to średnie wyniki akcji R5 1500X

 

 

Teraz, oczywiście, z górami soli , ponieważ wielkość próby do porównania jest pojedynczą próbką inżynieryjną a średnią innych procesorów, ale

 

W porównaniu ze Skylake (6700K) próbka Matisse'a miała 10% deficyt prędkości zegara. Normalizując prędkość zegara, próbka Matisse'a miała:

~ 5% wyższy IPC w teście arytmetycznym

~ 12,5% wyższy IPC w wektorowym teście multimedialnym

Aby być uczciwym, istnieją inne wyniki 6700 tys. Akcji, w których różnica jest mniejsza (3% i 6%), ale Matisse nadal jest nieco szybszy na zegar

 

Najważniejsze informacje:

Wydajność AVX2 rzeczywiście podwoiła się w porównaniu z zen 1, rywalizując z wydajnością 2700X w 4-rdzeniowej próbce inżynierskiej o niższym taktowaniu

IPC, w tym małym podzbiorze testów jest szyjka do szyi Skylake, przewyższając go bardzo nieznacznie

W końcu wydaje się, że będzie to dotyczyło prędkości zegara :)

Ogólnie AMD powinno być bardzo konkurencyjne w profesjonalnych obciążeniach, nawet z deficytem prędkości 100-200 MHz

Edytowane przez AMDK11

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Wygląda obiecująco. Ciekawe czym, kiedy i jak dobrze skontruje to intel - oczywiście mowa o porządnej konkurencji a nie skylake 14++++ 10 rdzeni z poborem 200W :E

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Co do nowych procesorów opartych na rdzeniach Zen2 nie podoba mi się osobny układ IO z kontrolerem RAM, ponieważ jest to powrót do przeszłości, czyli czasy gdy kontroler pamięci RAM znajdował się w mostku północnym - Athlon XP i Core 2. Pamiętacie zapewne jak AMD w czasach Athlon64 w którym kontroler pamięci znajdował się w tym samym układzie krzemowym co rdzenie x86 wystawiało to rozwiązanie jako działo armatnie przeciwko Intelowi gdzie była to innowacja. Widzę że teraz AMD wracając do kontrolera w osobnym chipsecie przedstawia to jako innowacje a wszyscy to podchwytują. Prawda jest taka że ROME czy Matisse oparte o Zen2 to nic innego jak projekt wieloprocesorowy z kontrolerem w mostku północnym. Wszystkie zalety kontrolera umieszczonego razem z rdzeniami x86, połączonego za pomocą wewnętrznej magistrali zostają porzucone na rzecz wad za czasów Athlona XP i Core 2. Zen pierwszej generacji już wprowadził opóźnienia za sprawą połączenia rdzeni x86 z kontrolerem RAM za pomocą IF(mimo że jest to ciągle jeden układ) to Matisse pogłębi to jeszcze bardziej.

 

 

Co do tego że AMD projektowało Zen i Zen2 od podstaw w ten sposób a Intel naprędce połączył dwa układy Xeon na jednej płytce PCB - czym jest Infinity Fabric? IF jest tym samym co Hyper Transport(AMD), QPI/DMI(Intel) które wywodzą się bezpośrednio z linii PCI-Ex. Xeony mają dodatkowe wyprowadzenia QPI dla systemów wieloprocesorowych za pomocą którego Procesory komunikują się pomiędzy sobą na osobnych gniazdach, czyli Intel w Xeonie zrobił nic innego jak to co AMD w EPYC a AMD w EPYC to co Intel w Xeonie :). Zeppline i Matisse też są dodatkowe wyprowadzenia Infimnity Fabric do komunikacji wieloprocesorowej dla EPYC. Na nie korzyść ROME(EPYC 2) i Matisse(Ryzen) jest osobny kontroler pamięci RAM na osobnym układzie IO czyli mostek północny co pogłębi opóźnienia w komunikacji rdzeni x86 z pamięcią RAM. Także wątpię że niskie ceny Ryzena czy Epyca mają źródło w chipletach ponieważ gdyby AMD mogło sprzedawało by CPU znacznie drożej ale by być konkurencyjni muszą dawać więcej rdzeni w niższej cenie zwłaszcza że od czasów Phenoma(K10) nie mieli czym konkurować z Intelem.

 

 

Ktoś napisze że chiplet obniża cenę procesorów a moim zdaniem owszem obniża ale tylko koszty AMD ponieważ dzięki temu są tylko trzy projekty - chiplet(8 rdzeni) Matisse((Zen2)Ryzen, Ryzen Threadrpper, EPYC), APU i mostek północny IO z kontrolerem RAM. Chiplet jest obniżeniem kosztów AMD i zabezpieczeniem na wypadek gdyby TSMC nie wyrabiał z produkcją w 7nm, ponieważ AMD może elastynie zmieniać priorytet zgodnie z zapotrzebowaniem rynku na Ryzen, Threadripper lub EPYC tłukąc ośmio-rdzeniowe chiplety na potęgę.

Edytowane przez AMDK11

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

No to może powiedz mi, jak Ty byś to zrobił. Bo moim zdaniem centralny rdzeń I/O jest i tak o niebo lepszym rozwiązaniem niż poszatkowanie przestrzeni RAM na 2-4 strefy (fachowo to się domeny NUMA zwie :E) w TR/EPYC. Jak tego nie spieprzą, to opóźnienia wyższe niż w obecnych Zenach (czyli i tak wysokie, ale ten sam problem ma Skylake-X, a i tak jego IPC w grach jest sporo ponad AMD) nie będą.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Tak źle i tak nie dobrze :) Dla układu AMD EPYC/Intel Xeon dzielony kontroler na osobnych chipletach/układach nie stanowi jakiegoś dużego problemu poneważ i tak to działa jak system wieloprocesorowy ale dla układu Ryzen na AM4 moim zdaniem problem już jest i kontroler RAM na osobnym układzie IO nie rozwiąże problemu w dostępie rdzeni x86 do pamięci RAM. Na AM4 powinien być osobny projekt z kontrolerem RAM na tym samym plastrze krzemowym co rdzenie x86 i nie połączone za pomocą IF tylko coś na kształt magistrali pierścieniowej Intela, ale... no właśnie kolejny projekt to dodatkowy koszt dla AMD i ryzyko że gdyby TSMC miało problem z 7nm, Ryzen na AM4 miał by niższy prorytet produkcyjny zwłaszcza że taki układ miał by sporo większą powierzchnię niż 8 rdzeniowy chiplet za sprawą kontrolera RAM i dodatkowych 4 rdzeni.

 

Wcale się nie zdziwię jak Zen5 to będzie osobny i monolityczny układ z kontrolerem pamięci RAM na podstawkę pokroju AM4(wspomnicie to co napisałem) :)

 

Intel ma problem z dostarczeniem odpowiedniej ilości 8 i 10 rdzeniowych układów bo to sporo większa powierzchnia niż 4-6 rdzeni + bardziej rozbudowane IGPU w tym samym 14nm procesie produkcyjnym i co za tym idzie, mniej układów z wafla a priorytetem dla Intela jest Xeon :)

 

 

Ciekawostka:

 

x86-64(Ala CISC-RISC) Intel Xeon, Xeon X2 i AMD EPYC, EPYC X2 w przeważającej większości testów "leją" RISC-owe IBM POWER9 44 rdzenie i POWER9 44 rdzenie X2 aż miło :)

Edytowane przez AMDK11

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

@AMDK11

opóźnienia nie mają aż tak dużego znaczenia co efektywność pobierania danych i samej architektury. Przecież kontrolery c2d działy gorzej od tych w athlonach (w sensie dostępu) a robiły z nimi co chciały

https://i.neoseeker.com/a/core2duo_e6400/rmmemory_latency.png

https://i.neoseeker.com/a/core2duo_e6400/sandra_mem.png

to że do tego czasu stosowano to wszystko jako monolit wynikał raczej z faktu że nie było problemów z miniaturyzacją a przynajmniej nie chcieli atakować wielordzeniowych serwerów bo czym? A teraz na ze względu na to że monolit z 64 rdzeniami miałby powierzchnię 80mm^2*8 + IO masz układ o powierzchni przeszło 800mm^2 powodzenia z produkcją. AMD przy projektowaniu zena postawiło na interfejsy łączenia rdzeni ze sobą, tak aby nie mieć dużych układów i minimalizować ryzyko problemów z produkcją.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Tak źle i tak nie dobrze :) Dla układu AMD EPYC/Intel Xeon dzielony kontroler na osobnych chipletach/układach nie stanowi jakiegoś dużego problemu poneważ i tak to działa jak system wieloprocesorowy ale dla układu Ryzen na AM4 moim zdaniem problem już jest i kontroler RAM na osobnym układzie IO nie rozwiąże problemu w dostępie rdzeni x86 do pamięci RAM. Na AM4 powinien być osobny projekt z kontrolerem RAM na tym samym plastrze krzemowym co rdzenie x86 i nie połączone za pomocą IF tylko coś na kształt magistrali pierścieniowej Intela, ale... no właśnie kolejny projekt to dodatkowy koszt dla AMD i ryzyko że gdyby TSMC miało problem z 7nm, Ryzen na AM4 miał by niższy prorytet produkcyjny zwłaszcza że taki układ miał by sporo większą powierzchnię niż 8 rdzeniowy chiplet za sprawą kontrolera RAM i dodatkowych 4 rdzeni.

AMD stawia na minimalizację kosztów, bo po prostu nie mają kasy na kilka projektów, stąd wszystko idzie (stosując analogię) z tego samego wzorca i to się raczej nie zmieni.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Zintegrowany kontroler ma sens gdyby Zen 1 był procesorem monolityczny - ale tak nie jest.

Mamy tam 1 podstawkowy system NUMA, który stwarza wiele problemów wydajnościowych. W szczególności właśnie z szybkością dostępu do pamięci.

Dostajemy do domu system z układem wieloprocesorowym, gdy powszechnie używane oprogramowanie (Windows) nie potrafi się właściwie z nim obchodzić.

Edytowane przez darkmartin

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

@AMDK11

Generalnie masz rację, ale dla pomysłu AMD nie ma innej rozsądnej alternatywy. Rozsądnej, czyli zapewniającej porównywalny stosunek możliwej do osiągnięcia wydajności do kosztów (czyli nie na zasadzie "zastaw się a postaw się"). Bo musimy brać pod uwagę uwarunkowania. AMD nie ma własnych fabów. Schodzenie w niższe procesy technologiczne jest coraz trudniejsze i coraz droższe. Produkowanie kontrolerów I/O w topowym procesie 7nm to by było marnotrawstwo zasobów, bo raz, że to niepotrzebne, a dwa - tego typu układy nawet zbytnio się nie skaluja z niższymi procesami, w ich przypadku upakowanie tranzystorów zwiększa się tylko nieznacznie. Ten pomysł to oczywiście kompromis, prawdopodobnie opóźnienia nieco wzrosną (a już na pewno nie będą tak niskie, jak by mogły być). Mimo wszystko, biorąc pod uwagę koszty opłaca się to, a poza tym mamy bonus - lepszą wydajność w serwerach i HEDT (rozwiązanie problemu dodatkowych kontrolerów pamięci i przestrzeni adresowych).

 

Oczywiście masz rację, że nie jest to pomysł nowy. Słusznie zauważasz podobieństwo do klasycznych układów z mostkiem północnym i szyną systemową. Ba, jest to wręcz dosłowna kopia układów Intela Clarkdale/Arrendale. Stary pomysł zaadaptowano to wymagań współczesnych czasów.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Zintegrowany kontroler ma sens gdyby Zen 1 był procesorem monolityczny - ale tak nie jest.

Mamy tam 1 podstawkowy system NUMA, który stwarza wiele problemów wydajnościowych. W szczególności właśnie z szybkością dostępu do pamięci.

Dostajemy do domu system z układem wieloprocesorowym, gdy powszechnie używane oprogramowanie (Windows) nie potrafi się właściwie z nim obchodzić.

Dla tego też napisałem że na AM4 najlepszym wyjściem był by osobny projekt monolitycznego układu.

Natomiast na TR4 w Threadripper powinien być wybór między monolitycznym układem a wielordzeniowoymi chipletami.

 

Stary pomysł zaadaptowano to wymagań współczesnych czasów.

Nie tyle zaadoptowano stary pomysł do współczesnych czasów co jest to po prostu podyktowane obecną sytuacją. W GF 7nm się posypało a TSMC nie produkuje tylko dla AMD a sporo dla Nvidii i wielu innych także moce produkcyjne są mocno ograniczone. Obecna sytuacja nie przesądza kierunku rozwoju CPU a za dwa lata wszystko może się zmienić.

 

Dla AMD z powodów ekonomicznych i ograniczonych dostępnych mocy produkcyjnych lepiej na ten moment kontroler RAM i PCI-Ex przenieść do osobnego układu I/O zwłaszcza że fizycznie wyprowadzenia do połączeń z ścieżkami PCB procesora na układzie krzemowym nie da się zbytnio miniaturyzować a zajmują sporo miejsca. Im mniejsze chiplety tym więcej można ich wyprodukować choć z technologicznego i wydajnościowego punktu widzenia kontroler RAM/PCI-Ex na osobnym układzie I/O to dodatkowe opuźnienia w dostępie do RAM tym samym regres do czasów Athlona XP i Core 2.

Edytowane przez AMDK11

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Delete

Edytowane przez AMDK11

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Dla AMD z powodów ekonomicznych i ograniczonych dostępnych mocy produkcyjnych lepiej na ten moment kontroler RAM i PCI-Ex przenieść do osobnego układu I/O zwłaszcza że fizycznie wyprowadzenia do połączeń z ścieżkami PCB procesora na układzie krzemowym nie da się zbytnio miniaturyzować a zajmują sporo miejsca. Im mniejsze chiplety tym więcej można ich wyprodukować choć z technologicznego i wydajnościowego punktu widzenia kontroler RAM/PCI-Ex na osobnym układzie I/O to dodatkowe opuźnienia w dostępie do RAM tym samym regres do czasów Athlona XP i Core 2.

w obrębie płyty głównej by tak było, w obrębie pcb procka już nie, bo ścieżki idą w jeden zdefiniowany przez producenta sposób. Tak samo masz pamięci hbm.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

HBM nie ma nic do tego ponieważ kontroler HBM znajduje się w GPU a chiplet I/O to defakto mostek północny tyle że pod IHSem CPU i pośredniczy między rdzeniami a pamięcią RAM.

 

Żadne ułożenie ścieżek nie spowodują że opóźnienia do ram będą na tak niskim poziomie jak kontroler w tym samym układzie krzemowym co rdzenie x86.

Edytowane przez AMDK11

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Co do nowych procesorów opartych na rdzeniach Zen2 nie podoba mi się osobny układ IO z kontrolerem RAM, ponieważ jest to powrót do przeszłości (...)

(...) choć z technologicznego i wydajnościowego punktu widzenia kontroler RAM/PCI-Ex na osobnym układzie I/O to dodatkowe opuźnienia w dostępie do RAM tym samym regres do czasów Athlona XP i Core 2.

Masz złe wspomnienia, czy po prostu Twój wewnętrzny fascynat jest zawiedziony, że nie wynaleziono jakiejś nowej super-hiper technologii? :E

 

Decyzje o zmianach podejmuje się biorąc obecną sytuację pod uwagę.

Dawniej tarabanienie wszystkiego po FSB zaczynało być problemem, a wiele rdzeni było konceptem nowym.

Teraz (przynajmniej dla AMD) separacja każdych 8 rdzeni na oddzielną domenę NUMA, jak i udawanie czegoś więcej niż dual channel to problem, i łatwiej im zmienić sprzęt, niż dostosowywać programy i systemy by dobrze korzystały ze sprzętu.

Edytowane przez MitycznyJeż

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach
Masz złe wspomnienia, czy po prostu Twój wewnętrzny fascynat jest zawiedziony, że nie wynaleziono jakiejś nowej super-hiper technologii? :E

Żadne zawiedzenie ani fascynat, po prostu jest to dowód na to jak korporacje zachwalają coś w danym czasie kiedy innym razem marketingowo po czymś jechali :)

 

W czym jest lepsze rozwiązanie z kontrolerem RAM w osobnym układzie I/O względem z tego znanego z Zen 1? ;)

Przecież rdzenie x86 z jednego układu i tak komunikują się z kontrolerem RAM drugiego układu za pomocą IF :)

Edytowane przez AMDK11

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

No dobra, ale marketing zawsze i we wszystkim będzie co komercyjne, a przecież siedzimy trochę w temacie m.in. po to, by oddzielić marketingowe pierdu pierdu od technicznych konkretów. W czym więc problem? :P

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Jeśli chcesz dodać odpowiedź, zaloguj się lub zarejestruj nowe konto

Jedynie zarejestrowani użytkownicy mogą komentować zawartość tej strony.

Zarejestruj nowe konto

Załóż nowe konto. To bardzo proste!

Zarejestruj się

Zaloguj się

Posiadasz już konto? Zaloguj się poniżej.

Zaloguj się

  • Ostatnio przeglądający   0 użytkowników

    Brak zarejestrowanych użytkowników przeglądających tę stronę.

×
×
  • Dodaj nową pozycję...