Intel Alder Lake - 12 generacja

[TDK99 31]

Nie zauważyłem tematu dot. Intel Alder Lake, a ma wyjść w tym roku. Na początek:

"Nowe desktopowe procesory będą także obsługiwać nowe pamięci DDR5-4800 (dwukanałowo) oraz starsze moduły DDR4-3200. Jak twierdzi serwis źródłowy, wsparcie dla nowego standardu pamięci zaoferują jedynie płyty z chipsetem Z690, podczas gdy tańsze modele będą opierać się na DDR4. Kolejną dużą nowością jest obsługa PCIe 5.0. Procesor będzie miał 16 linii obsługujących ten interfejs, a także 4 linie dla PCIe Gen4. Warto również wspomnieć, że magistrala Direct Media Interface (DMI) zostanie zaktualizowany do wersji Gen4 (do ośmiu linii). Układy będą przeznaczone dla gniazda LGA1700, co może oznaczać, że dotychczasowe chłodzenia nie będą pasować do Alder Lake'ów."

https://www.purepc.pl/intel-alder-lake-s-wyciekly-nowe-informacje-o-ukladach-core-12-generacji-producent-zapowiada-20-wzrost-wydajnosci-ipc

[Spl97 1911]

Ktoś z moderatorów podepnie ten temat? Będzie to oficjalny wątek zbiorczy o Alder Lake.

[Tornado3 396]

wrzucę tu może się coś rozwinie

gorący temat bottlenecka dla tych którzy uważają że z RTX2080 już nic nie wydusi

https://videocardz.com/newz/early-intel-8-core-16-thread-alder-lake-s-engineering-sample-is-not-bottlenecking-geforce-rtx-2080

[blubaju 434]

Czyli jednak będą Aldery z samymi "dużymi" rdzeniami Właśnie w taki CPU bym celował przy przesiadce, jakoś nie mam zaufania do tej hybrydy(duże+małe) w PC

[Stjepan666 1607]

2 minuty temu, blubaju napisał:

Czyli jednak będą Aldery z samymi "dużymi" rdzeniami Właśnie w taki CPU bym celował przy przesiadce, jakoś nie mam zaufania do tej hybrydy(duże+małe) w PC

Jak kupisz 128GB DDR5 CL25 4800Mhz w dobrej cenie to możesz się przesiadać.

[blubaju 434]

A dlaczego akurat 128GB mam kupować? Moduły mają się zaczynać od 8GB/16GB.

Edytowane 23 Marca przez blubaju

[Ogider 214]

 

[Ocho 217]

11 gen jeszcze dobrze nie wyszła a już trzeba zaczynać temat o trzynastej xD

[Stjepan666 1607]

9 godzin temu, Ocho napisał:

11 gen jeszcze dobrze nie wyszła a już trzeba zaczynać temat o trzynastej xD

14 to będzie Lunar Lake w 2023-24, trzynastej nie będzie.

[Vorathiel 37]

Zawsze tak to wszystko zasuwalo z rozwojem, czy wybralem dobry moment na zaczecie interesowania sie PCtami? (dzieki ci Cyberpunku ) 

[blubaju 434]

Trzynasta dla Aldera to będzie coś jak KabyLake dla SkyLake`a  czyli takie lekkie odświeżenie.

[Wu70 1191]

Godzinę temu, Stjepan666 napisał:

14 to będzie Lunar Lake w 2023-24, trzynastej nie będzie.

Lunar to 15 

13 raptor, czyli refresh i ew. jakieś dodatkowe rdzenie

[Stjepan666 1607]

7 minut temu, Wu70 napisał:

Lunar to 15 

13 raptor, czyli refresh i ew. jakieś dodatkowe rdzenie

Wg nich to 14 generacja.

https://www.purepc.pl/intel-lunar-lake-procesory-core-14-generacji-znalezione-w-sterownikach-intel-ethernet-co-juz-o-nich-wiemy

https://ithardware.pl/aktualnosci/procesory_intel_lunar_lake_pojawily_sie_w_linuksowych_sterownikach-15291.html

https://www.techradar.com/news/intel-lunar-lake-14th-gen-cpus-already-spotted-could-intel-have-a-serious-gameplan-to-catch-amd

 

[Wu70 1191]

Sami sobie założyli że to 14 

Oczywiście refresha zawsze można pominąć gdyby alder się opóźnił i/lub meteor przyspieszył 

Tu masz tabelkę na dole:

https://videocardz.com/newz/exclusive-intel-12th-gen-core-alder-lake-s-platform-detailed

[Spl97 1911]

13 gen, to Meteor Lake,tak dla jasności

[Wu70 1191]

Nie 

[darkonza 292]

4 godziny temu, Vorathiel napisał:

Zawsze tak to wszystko zasuwalo z rozwojem, czy wybralem dobry moment na zaczecie interesowania sie PCtami? (dzieki ci Cyberpunku ) 

Zasuwało do 2005 roku, później mocno zwolniło, a teraz po 2017 znów przyśpiesza, ale to tylko na kilka lat raczej.

[Spl97 1911]

33 minuty temu, Wu70 napisał:

Nie 

Dobra,tym razem się pomyliłem 13 gen z 14 gen.

[sideband 1678]

https://www.techpowerup.com/280191/team-t-force-gaming-launches-the-next-gen-with-overclockable-ddr5-memory

Coraz bliżej 

[Ocho 217]

2.6v ciekawe jak to sie przełoży na temperaturki

[AMDK11 59]

postanowiłem odkopać temat w kontekście słów Jima Kellera. Twierdzi on że następny rdzeń po Sunny/WillowCove czyli GoldenCove jest znacznie bardziej rozbudowany. GoldenCove ma mieć okno przekolejkowywania instrukcji czyli ROB z 800 pozycjami(Skylake 224, Sunny/Willow 352), do tego ogromny predyktor danych i gałęzi a sam projekt to całkowicie nowe podejście co oznacza że Golden może być bardziej rozbudowany niż myślałem. Ogólnie to kolejne generacje po SunnyCove mają dawać wyższe IPC niż do tej pory. W tym kontekście wcale nie zdziwię się jak Alderlake będzie niżej taktowany niż Cometlake czy Rocketlake mając przy tym znacznie wyższą wydajność. 

 

Rdzeń x86 Skylake 217 milionów tranzystorów
Front-end
Cache L1-Instrukcji 32KB 8-Way
µOP cache 1536 wpisów
ITLB 8 wpisów(2M)
Allocation Queue(IDQ) 64 µOP/wątek lub 128 µOP pojedynczy wątek
LSD może wykryć do 64 µOP pętli/wątek lub 128 µOP pojedynczy wątek
5-cio drożny dekoder x86(1 kompleksowy, 4 proste)
Back-end
Przydział instrukcji 4-Way
Przekolejkowywanie instrukcji(OoO(ROB)) 224 wpisy w locie
Scheduler 97 wpisów
Register Files - Integer 180 wpisów + FP 168 wpisów
Dispatch 8-Way(wysyłka z schedulera(porty jednostek wykonawczych))
Execution Engine
3x FP-ALU(Jednostki arytmetyczno-logiczne-zmienno-przecinkowe(2x FMAC 256bit))
1x ALU(Jednostka arytmetyczno-logiczna)
1x StoreData(magazyn danych)
3x AGU(2x ładowanie adresów, 1x generowanie adresów)
Memory subsystem
In-Flight Loads 72 wpisy (ładowanie w locie z L1D)
In-Flight Stores 56 wpisów (magazynowanie w locie do L1D)
Cache L1-Danych 32KB 8-Way
Cache L2 256KB 4-Way

------------------------------------------------------------------------------------------------------------------------

Rdzeń x86 CypressCove 300 milionów tranzystorów
Front-end
Cache L1-Instrukcji 32KB 8-Way
µOP cache 2250 wpisów
Smarter prefetchers(inteligentniejszy preselektor)
Improved Branch Predictor(ulepszony predyktor gałęzi)
ITLB 16 wpisów(podwójne 2M)
Allocation Queue(IDQ) 70 µOP/wątek lub 140 µOP pojedynczy wątek
LSD może wykryć do 70 µOP pętli/wątek lub 140 µOP pojedynczy wątek
5-cio drożny dekoder x86(1 kompleksowy, 4 proste)
Back-end
Przydział instrukcji 5-Way
Przekolejkowywanie instrukcji(OoO(ROB)) 352 wpisy w locie
Scheduler 160 wpisów
Register Files - Integer 280 wpisów + FP 224 wpisy
Dispatch 10-Way (wysyłka z schedulera(porty jednostek wykonawczych))
Execution Engine
3x FP-ALU(Jednostki arytmetyczno-logiczne-zmiennoprzecinkowe(1x FMAC512bit lub 2x FMAC256bit))(w rzeczywistości jest 1x FMAC512bit + 1x FMAC256bit)
1x ALU(Jednostka arytmetyczno-logiczna)
2x StoreData(magazyn danych)
2x AGU(ładowanie adresów)
2x AGU(generowanie adresów)
Memory subsystem
In-Flight Loads 128 wpisów (ładowanie w locie z L1D)
In-Flight Stores 72 wpisy (magazynowanie w locie do L1D)
Cache L1-Danych 48KB 12-Way
Cache L2 512KB 8-Way

------------------------------------------------------------------------------------------------------------------------------

Rdzeń x86 GoldenCove ~500-600 milionów tranzystorów
Front-end
Cache L1-Instrukcji 32KB 8-Way
µOP cache 4000-6000 wpisów
Smarter prefetchers(ogromny preselektor)
Improved Branch Predictor(ogromny predyktor gałęzi)
ITLB 32 wpisów(poczwórne 2M)
Allocation Queue(IDQ) 128 µOP/wątek lub 256 µOP pojedynczy wątek
LSD może wykryć do 128 µOP pętli/wątek lub 256 µOP pojedynczy wątek
8-io drożny dekoder x86(2 kompleksowe, 6 prostych)
Back-end
Przydział instrukcji 6-8-Way
Przekolejkowywanie instrukcji(OoO(ROB)) 800 wpisów w locie
Scheduler 300-450 wpisów
Register Files - Integer 350-500 wpisów + FP 300-400 wpisów
Dispatch 16-Way (wysyłka z schedulera(porty jednostek wykonawczych))
Execution Engine
6x FP-ALU(Jednostki arytmetyczno-logiczne-zmiennoprzecinkowe(2x FMAC512bit + 1-2x FMAC256bit(2x 512b lub 3-4x 256bit)
2x ALU(Jednostka arytmetyczno-logiczna)
3x StoreData(magazyn danych)
3x AGU(ładowanie adresów)
2x AGU(generowanie adresów)
Memory subsystem
In-Flight Loads 250-360 wpisów (ładowanie w locie z L1D)
In-Flight Stores 128-192 wpisy (magazynowanie w locie do L1D)
Cache L1-Danych 48KB 12-Way
Cache L2 1280KB 20-Way

Ciekawe jak bardzo chybię w tym przewidywaniu 

[Wu70 1191]

Czyli idziemy w POTĘŻNY wątek + atom żeby liczby się zgadzały

Żeby tylko nie odpalił jak rakieta

[Dagedy 26]

Pytanie z innej serii, czy jest szansa, że 12 generacja wejdzie też na HEDT x299?

Mam płytę pod x299 i zastanawiam się czy jest sens składać coś na tej platformie?

[Phoenixsuple 3705]

12 minut temu, Dagedy napisał:

Mam płytę pod x299 i zastanawiam się czy jest sens składać coś na tej platformie?

Na X299 juz nic nie wyjdzie, a do gier mainstream intela i tak bedzie szybszy.

[AMDK11 59]

W dniu 28.03.2021 o 14:35, Wu70 napisał:

Czyli idziemy w POTĘŻNY wątek + atom żeby liczby się zgadzały

Żeby tylko nie odpalił jak rakieta

Keller twierdzi że w Intelu to zmiana myślenia/podejścia ponieważ do tej pory były małe skoki w IPC czyli teraz trochę ulepszymy Front-end rdzenia x86 a następnym razem troszkę Back-end natomiast od GoldenCove mają być duże zmiany i rozbudowa całego rdzenia x86 na generację. Wedłóg niego Intel pracuje nad znacznie bardziej rozbudowanymi mikroarchitekturami niż GoldenCove.

Edytowane 7 Kwietnia przez AMDK11
Błąd