Intel Alder Lake - 12 generacja

[Stjepan666 7713]

https://videocardz.com/newz/intel-introduces-its-new-node-naming-enhanced-superfin-is-now-intel-7

Tu jeszcze coś jest.

[sideband 9448]

A co robi TSMC? Dokładnie to samo ?

[Phoenix. 12759]

34 minuty temu, sideband napisał:

A co robi TSMC? Dokładnie to samo ?

Dokladnie

[MaxForces 688]

7 godzin temu, sideband napisał:

A co robi TSMC? Dokładnie to samo ?

nie robi to samo idzie to znaczniej lagodniej z przejsciem na proces  bez wiekszych problmow i ladowania PR. Do 2025 intel siedzi i kwiczy przez modernizacje. 2026 skonczy sie PR.

A nawiazujac do walki Polska jest przegranym, 2 tygodnie stracone wspolczuje upalow

 

Edytowane 28 Lipca 2021 przez MaxForces

[srekal34 332]

10 godzin temu, darkonza napisał:

No ale TSMC wyprzedziło Intela w  rzeczywistosci. Intel ma zamiar zrobić to na "papierze". To jest jednak róznica.

No nie bardzo - Intelowski 10nm ESF ma wieksza gestosc upakowania tranzystorow niz TSMC 7nm, wiec zmiana nazwy na Intel 7 ma jakies uzasadnienie.

 

Edytowane 28 Lipca 2021 przez srekal34

[grzybol 0]

https://semiwiki.com/semiconductor-manufacturers/301376-intel-accelerated/

Marketingowa zmiana nazwy procesu takie same rzeczy robi TSMC. Intel w przeszłości tego nie robił pomimo, że dany proces był lepszy od konkurencji.

[grzybol 0]

Czyli nie czytasz co jest napisane tylko się przyczepiłeś zagęszczenia.

Wydajnościowo ulepszone 10nm Intela jest lepsze od 7nm TSMC i nieco gorszy od 5nm. Już wiesz skąd nazwa?

Dlatego Intel zaczyna iść tą samą idiotyczną drogą, co reszta w nazewnictwie procesów, które nie mają nic wspólnego z nazwą.

Na tym kończę dyskusje.

[srekal34 332]

Chlopie, przede wszystkim zacznij odrozniac 10nm z Ice Lake do 10nm ESF z Alder Lake...

[grzybol 0]

45 minut temu, darkonza napisał:

A do czego mam się czepić w procesie? Przeciez o gęstość zagęszczenia włąśnie chodzi

Jakie znowu wydajnosciowo? Proces sam w sobie nie ma zadnej wydajnosci. 90nm jest tak samo wydajne jak 7nm. Jeśli zrobisz tą samą architekture  jednym i drugim procesie i bedziesz ja tak samo taktował wydajnosc bedzie identyczna

Wydajnośc jest możliwa dzięki poprawionej architekturze, a gestosc procesu umożliwia bardziej skomplikowana architekturę i przez to bardziej wydajną.

Czyli dyskutujesz i nie znasz jednego z podstawowych parametrów danego procesu? 

Not to be confused with Intel’s former 7nm process, this is a rename of the 10nm Enhanced Super Fin process and offers a 10-15% performance improvement over 10SF. This should provide better performance than TSMC 7nm (performance similar to 10SF), but not as good as TSMC 5nm. Intel’s 10nm process offers roughly 100 million transistors per millimeter squared (MTX/mm²) so this process is competitive in density to Samsung and TSMC 7nm processes that are also around 100MTx/mm².

The performance improvement is due to more transistor channel strain, lower resistance, more metal layers, and improved patterning technique

[Adolph 16]

3 minuty temu, darkonza napisał:

Znam, to są teoretyczne maksymalne wartości, TSMC dla swojego procesu tez podaje 90 czy tam 100mln, ale w prockach jest jakieś 50-60mln, bo nie liczą się wartsci teoretyczne, tylko praktyczne jakie wychodza w gotowych produktach.

Szkoda tylko, że budowa układu inaczej się skaluje. Weź sobie za przykład radeona VII który ma gęstość <40mln tr/mm2. Powiedz dlaczego
Przecież to, to samo 7nm.

3 minuty temu, darkonza napisał:

Gdyby byli tak dobrzy jak TSMC to by u nich nie zamawiali procków - proste

Mogą zamawiać, przez dodatkową ilość. Więc nie musi być kwestia bycia "dobrym"

[Adolph 16]

Teraz, darkonza napisał:

Ta, TSMC nie wyrabia z zamówieniami, kolejka jak za mięsem w PRL-u.

Jednak podobno coś już zamawiają od dawna
https://www.extremetech.com/computing/321012-amd-may-soon-become-tsmcs-second-largest-customer-by-revenue

[Adolph 16]

Dokładnie ten sam powód. Dostępność EUV z naturalnych względów będzie mocno ograniczona.

[grzybol 0]

32 minuty temu, darkonza napisał:

Znam, to są teoretyczne maksymalne wartości, TSMC dla swojego procesu tez podaje 90 czy tam 100mln, ale w prockach jest jakieś 50-60mln, bo nie liczą się wartsci teoretyczne, tylko praktyczne jakie wychodza w gotowych produktach. Intel więc moze sie chwalić cyferkami, ale skoro równoczesnie zamawia procki w TSMC to jest tylko chwalenie. Gdyby byli tak dobrzy jak TSMC to by u nich nie zamawiali procków - proste

Nie wiesz co będą klepać u TSMC.

Intel : (54+36+34)/3= 42 nm.
TSMC 7nm: (57+40+30)/3= 43 nm
Samsung 7nm: (54+36+27)/3= 39 nm

 

 

[Phoenix. 12759]

Najpierw TOPka.

https://videocardz.com/newz/intel-only-to-launch-alder-lake-kf-series-and-z690-chipset-this-year-the-rest-coming-at-ces-2022

Edytowane 28 Lipca 2021 przez Phoenixsuple

[Phoenix. 12759]

https://ithardware.pl/aktualnosci/nikt_nie_chce_atx12vo_producenci_plyt_glownych_pokazali_intelowi_srodkowy_palec-17194.html

[Gość]

https://www.purepc.pl/intel-wycofuje-sie-z-gniazda-zasilania-atx12vo-plyty-glowne-z-chipsetem-intel-z690-dostana-klasyczne-zlacze-24-pin

[DisconnecT 3208]

Piękny moment, kiedy producenci płyt solidarnie pokazują faka Intelowi. Jak chcą mieć oszczędne CPU to niech ruszą dupę i takowe zaprojektują, a nie robią gnój wszystkim innym dookoła byle samemu odnosić korzyści.

[grzybol 0]

2 godziny temu, darkonza napisał:

Czyli teoria mówi ze Samsung najlepszy a TSMC najgorsze, a praktyka mówi ze TSMC najlepsze a Intel na trzecim miejscu póki co choć moze Alder to zmieni. Zobaczymy czy Intel poda z ilu tranzystorów Alder zrobiony, bo z tym ciezko ostatnio, jak poda to sie gęstośc policzy i zobaczymy realną gestosc tego procesu "7"

Jaka praktyka? TSMC ma mniej odpadów i lepiej ogarnia produkcje dużych chipów to jest przewaga TSMC.

[Wu70 4216]

Już nie karmcie darkonzy, wiadomo intel najgorszy a marketingowe nazwy najlepsze ma TSMC 

2 godziny temu, Phoenixsuple napisał:

Najpierw TOPka.

https://videocardz.com/newz/intel-only-to-launch-alder-lake-kf-series-and-z690-chipset-this-year-the-rest-coming-at-ces-2022

W sumie szkoda, mieli plusa za wypuszczanie wszystkiego (cpu) a teraz będą najpierw kroić na topce jak cała reszta (amd, nvidia), no ale sie nie dziwię
No chyba że taki dobry uzysk i ciężko zebrać te non-K 

Ciekawe kiedy wreszcie będzie jakieś info o 6+0 gdzie to trafi

Edytowane 28 Lipca 2021 przez Wu70

[Phoenix. 12759]

49 minut temu, Wu70 napisał:

Ciekawe kiedy wreszcie będzie jakieś info o 6+0 gdzie to trafi

Mam przeczucie, ze wgl nie trafia na rynek. Te 4 male rdzenie to mimo wszystko fajny dodatek i nowosc.

[Ocho 501]

Wydaję mi się że będzie jak teraz, Celerony i Pentiumy będą miały rdzenie ze starych generacji może w końcu 4 fizyczne. i3 4 mocne z 2 albo 4 słabe i5/7/9 już wiadomo z tego co wiem

[AMDK11 175]

9 godzin temu, darkonza napisał:

To moze część z tej dyskusji przeniosę tutaj:

en.wikichip.org/wiki/intel/microarchitectures/ice_lake_(client)
300mln tranzystorów, wielkość rdzenia 6,91mm2

en.wikichip.org/wiki/amd/microarchitectures/zen_2#Die

475mln tranzystorów, wielkość rdzenia 7,83mm2

300/6,91 = 43,4mln na mm2
475/7,83 = 60,7mln na mm2

Rdzenie Zen2 w porównaniu do Icelake sa prawie 50% gęstsze. W zwiazku z tym określanie procesu TSMC jako 7nm przy nazywaniu Intela 10nm ma sens bo to podobna proporcja. Własnie takie nazewnictwo było odpowiednie, ale Intel chyba wmówił wiekszości ze jego proces zasługuje na "lepsza" nazwę co nie ma pokrycia w rzeczywistosci.

Zreszta, gdyby Intel miał tak dbre procesy jak TSMC to nie musiałby planowac produkcji w fabrykach TSMC,  to chyba jasny dowód ze są słabsi, ale nazwy chca miec wręcz "silniejsze"

Nie prawda

Te 300 mln tranzystorów dla SunnyCove liczone jest rdzeń x86 z L2 512KB. L3 nie jest tutaj wliczone. 

Natomiast Ty podajesz 475 mln tranzystorów dla x86 Zen2 z L2 512KB + L3 4MB.

 

Natomiast dla x86 SunnyCove z L2 512KB + L3 2MB powierzchnia wynosi 6.91 mm2.

Zaś dla x86 Zen2 z L2 512KB + L3 4MB powierzchnia wynosi 7.83 mm2.

Wdzisz różnicę? 

 

Daj znać jak policzysz z ilu tranzystorów składa się 2MB L3 w SunnyCove i dodasz do tych 300 mln. Albo odejmij z tych 475 mln tranzystorów Zen2 4MB L3 jeśli Ci się uda przynajmniej będziemy wiedzieć który rdzeń jest bardziej złożony. Powodzenia

 

PS:

Jim Keller podając ilość tranzystorów dla Skylake 217mln Tr a dla SunnyCove 300 mln Tr miał na myśli rdzeń x86 + L2. L3 nie wlicza się do rdzenia x86. Natomiast jedyne dane o Zen 2 to około 475 mln Tr dla rdzenia x86 + L3 i to policzone przez podzielenie całej powierzchni chipletu na 8 części bez uwzględnienia czarnego krzemu. Czyli dane pi razy drzwi. Wciąż nie wiemy z ilu tranzystorów jest złożony x86 Zen2 z samym L2.

Edytowane 28 Lipca 2021 przez AMDK11

[RozQ 930]

6 godzin temu, Phoenixsuple napisał:

Najpierw TOPka.

https://videocardz.com/newz/intel-only-to-launch-alder-lake-kf-series-and-z690-chipset-this-year-the-rest-coming-at-ces-2022

to najlepsze wyjście, ludzie z topką najczęściej tej sprzęt zmieniają 

[AMDK11 175]

21 minut temu, darkonza napisał:

Widze różnice, ale jak ją uwzględnisz wynika dla Intela zamiast lepszy może wyjść gorszy, nie wiemy jak będzie. Niestety nie mam innych danych, skorzystałem z tych danych które dostałem i które znalazłem. Jeśli posiadasz lepsze dane do obliczeń chętnie policzę sobie jeszcze raz. Wolałbym liczyć dla całych procesorów a nie pojedynczych rdzeni

Edytowałem swój post. Jeszcze raz przeczytaj. Jak dodasz ilość tranzystorów z 2MB L3 w SunnyCove którego x86(w tym L2) składa się z 300 mln Tr to przy tej samej powierzchni czyli 6.91 mm2(wliczone 2MB L3) wyjdzie jeszcze korzystniej Taka mała różnica.

Po drugie do x86 wlicza się tylko L2. Nawet na slajdach Intela czy to AMD w pojedynczy rdzeń wliczona jest logika x86, L1 i L2. 

Tak jak wcześniej napisałem dla x86 Zen2 + 4MB L3 te 475 mln Tr to pi razy drzwi czyli podzielenie 3.8 mld Tr pojedynczego chipletu na 8 części co nie daje 475 mln na x86 + L3 ale to nie daje dokładnych danych a nawet zawyżone. Jest czarny krzem i logika pomiędzy 4 rdzeniami, Infiniti Fabric itd.

Edytowane 28 Lipca 2021 przez AMDK11

[AMDK11 175]

26 minut temu, darkonza napisał:

Proszę o konkretny link z ilością tranzystorów i powierzchnią którą zajmują i będziemy liczyć od nowa.

Powierzchnię już policzono na m.in Wikichip czyli 6.91 mm2 dla SunnyCove się zgadza tyle że to jest dla x86 + L3. Jim Keller podał dokładne dane dla SunnyCove czyli 300 mln Tr ale to było w kontekście samego x86. Czyli x86 z L2, bez L3. 

 

PS 

Swego czasu był spór na forum Anandtech czy te 300 mln to z L3 czy bez. Wątpliwości zostały rozwiane i te dane są tylko dla x86 a w tym L2.

Widzisz, taki paradoks że Intel nie podaje ilości tranzystorów dla całego układu a jedynie Keller zdradził liczby dla rdzeni x86 czyli 217 mln Tr dla Skylake i 300 mln Tr dla SunnyCove. WillowCove na 100% składa się z większej ilości tranzystorów przez większy L2 bo 1280KB względem 512KB. Za to AMD nie chce podać ilości tranzystorów dla x86.

 

 

 

 

 

Edytowane 28 Lipca 2021 przez AMDK11