Nowe procesory Intela, Conroe i Merom

[Mort 0]

@andrzejsnk:

Jeżeli to, co piszą na xbitlabs się potwierdzi, to wreszcie Intel poszedł po rozum do głowy. Procki będą miały skrócony o połowę potok, co wyjdzie im na dobre. Mniej będą się grzały.

 

Ale nadal nic nie wiemy o ew. zintegrowanym kontrolerze pamięci

 

czy sposobie komunikowania się ze sobą rdzeni, co jest wielką wadą obecnych dwurdzeniowców od Intela.

 

Jup! te stosunkowo skromne zegary mogą sugerować spłycenie architektury cieakwe z ilu segmentów składają się potoki? Masz może o tym jakiś nius albo artykuł.

 

Btw historia lubi się powtarzać w jednej książce czytałem że kontrolery w procku to powrót do starego pomysłu tylko oczywiście mocno odświerzony troszkę zmniejsza elastyczność konfiguracji ale rekompensują to te magiczne czasy dostępu

 

No właśnie Pentaki D komunikują się po FSB z prędkością FSB a Athlony przez "interfejs komunikacji" w procku z taktowanie procka a jak to robią Yonahy? Nie poprawili tam tego przy okazji konstruowania dwu rdzenia ze współdzielonym cachem?

[andrzejsnk 0]

http://www.tweak.pl/wpis_9821.php

 

czyli już można kupic płyte główna z oficjalnym wsparciem dla Concore

[Tirinti 0]

Jup! te stosunkowo skromne zegary mogą sugerować spłycenie architektury cieakwe z ilu segmentów składają się potoki? Masz może o tym jakiś nius albo artykuł.

 

Btw historia lubi się powtarzać w jednej książce czytałem że kontrolery w procku to powrót do starego pomysłu tylko oczywiście mocno odświerzony troszkę zmniejsza elastyczność konfiguracji ale rekompensują to te magiczne czasy dostępu

 

No właśnie Pentaki D komunikują się po FSB z prędkością FSB a Athlony przez "interfejs komunikacji" w procku z taktowanie procka a jak to robią Yonahy? Nie poprawili tam tego przy okazji konstruowania dwu rdzenia ze współdzielonym cachem?

 

Ten zintegrowany kontroler to żadna rewelacja. A FSB obecnych Pentiumów ma taką samą przepustowość jak kontroler pamięci Athlona64. No i należy pamiętać, ze z pamięci kożysta nie tylko kontroler. W przypadku architektury Intela mamy FSB 6.4GB/s a pamięć 10.67GB/s a więc zostaje 4.27GB/s dla innych elementów, głównie GPU. W przypadku Athlona64 mamy pamięć 6.4GB/s połączoną bezpośrednio z prockeiem, ale ten część z tego strumienia musi przekierować na HT i wysłąć do chipsetu, żeby ten wysłał do innych użądzeń. Tak więc każda teksturka idąca z RAM do karty graficznej w przypadku Athlonaa musi przejść przez procesor, a w przypadku Pentium nie musi a do tego ma swój kawałek pasma pamięci i nie przeszkadza procesorowi.

 

Conroe będą miały FSB 1066 i dla 2 rdzeni pracujących w okolicy 3GHz to starczy.

 

Architektura z wbudowanym kontrolerem i crossbarswitchem doskonale sprawdza się w wieloprocesorowych serverach z Opteronami.

[Filip454 81]

Nowe procesory Intela, Conroe i Merom, nowy płyty główne.

 

Czekam na monroe

 

A tak serio to ten intel zgłupiał pozmieniał jego logo(moje ulubione) teraz tak jakos mi sie nie kojarzy on i wogole zmieniaja co rok podstawki. Moim zdaniem kicha i to dlatego intel tk sie opóźnił bo ciagle zmienia podstawki

[voytass84 0]

.

[Shark19 0]

W przypadku architektury Intela mamy FSB 6.4GB/s a pamięć 10.67GB/s a więc zostaje 4.27GB/s dla innych elementów, głównie GPU.

 

cooo ?

 

Proc ma 6,4 GB/s do komunikacji z ramrem i gpu , i mam mu jeszcze zostac przepustowości skoro sama pamięć ma 10.66 GB/s ??

 

Pomyliłes się, to działa w drugą stronę. nie 10,66- 6,4 , tylko 6,4 - 10,66.

 

Pentiumom brakuje przepustowości na zaspokojenie samych pamięci, nie mówiać ze muszą się jeszcze komunikowac z GPU, chipsetem, kartą wi-fi itp.

 

W Athlonach 64 mamy HT 1000Mhz ( 8 GB/s ) w jedną stronę, czyli w obie strony 16 GB/s

Do tego dochodzi jeszcze 6,4 GB osobnego pasma do kominikacji z Ramem.

 

Łącznie daje to przepustowość od procka do reszty 22,4 Gb, a w Pentiumach tylko 6,4 GB/s

 

 

Twierdzisz że kontroler w Athlonach zwalnia komunikacje z GPu, a przeczą temu wysokie wyniki Athlonów w grach.

w Athlonie wymiana danych z pamięcią i gpu nie koliuje ze soba, odbywa się oddzielnymi łączami o łącznej przepustowości 22,4 GB/s a nie tym samym łączem o przepustowości 6,4 GB/s jak w Pentium, i to właśnie dlatego Athlony tak leją Pentiumy w grach.

 

 

Pozatym w prockach dwurdzeniowych, oba rdzenie Athlona komunikują się ze sobą poprzez wewnętrzną magistrale system request interface, o taktowaniu takim jak taktowanie procka , czyli np 2000 Mhz w Athlonie X2 3800+, natomiast Pentium D wymienia dane pomiędzy rdzeniami przez FSB 800 MHz, czyli 2,5 razy wolniej w tym przypadku.

[aWaKeN 0]

Trinity, to skoro wg Ciebie najważniejsze elementy architektury Athlona to żadna rewelacja, to jak wytłumaczysz to, że dzięki nim kładą Pentiumy na łopatki - w stosunku wydajność na MHz?

Kładą, ale Pentiumy z Netburst.

Sytuacja w przypadku Core Solo/Duo/PentiumM jest zgoła odmienna.

Twierdzisz że kontroler w Athlonach zwalnia komunikacje z GPu, a przeczą temu wysokie wyniki Athlonów w grach.

W takim razie czemu PentiumM z FSB533 i wolnymi pamięciami DDR2 bardzo dobrze sobie radzi w grach - zauważalnie lepiej od Turionów. Oczywiscie wiadomo, ze PentiumM/Core/Pentium korzystaja z magistrali tego samego typu.

w Athlonie wymiana danych z pamięcią i gpu nie koliuje ze soba,(...)

PCIE nie przewiduje bezposredniego dostepu GPU do pamieci. To o czym mowisz dotyczy tylko AGP.

[Shark19 0]

PCIE nie przewiduje bezposredniego dostepu GPU do pamieci. To o czym mowisz dotyczy tylko AGP.

Nie zrozumiałes mnie.

 

Pentium 4 komunikuje się z Ramem i grafa przez jedno łącze 6,4 GB/s. Kolizja polega na tym, że jednym łączem wymieniane są dane z pamięcią i grafą, i żeby doszło do kolidowani wcale nie musi być tutaj bezpośredniej wymiany danych ram-gpu.

Wystarczy że proc wymienia dane z ramem, i z gpu , i to jedno łącze się przytyka.

 

Athlon 64 dwa oddzielne, o łącznej przepustowości 22,4 GB/s, jednym łączem dane wymieniane są z ramem, drugim z gpu. Nie powstają żadne wąskie gardła.

 

 

 

A to że Pentium-M ma w grach takie wyniki jak A64, mimo zwykłej FSB, to kwestia większego cache L2, i krótszego potoku wykonawczego ( niezrównoważone potoki zmienno-przecinkowe Athlonamają 14 do 17 faz, Pentium-M 12 faz )

[aWaKeN 0]

Pentium 4 komunikuje się z Ramem i grafa przez jedno łącze 6,4 GB/s. Kolizja polega na tym, że jednym łączem wymieniane są dane z pamięcią i grafą, i żeby doszło do kolidowani wcale nie musi być tutaj bezpośredniej wymiany danych ram-gpu.

Wystarczy że proc wymienia dane z ramem, i z gpu , i to jedno łącze się przytyka.

Po pierwsze to nie ma komunikacji CPU-GPU, tylko co najwyzej CPU-Chipset-GPU.

W przypadku AMD procesor za pomaca HT komunikuje sie z chipsetem, ale dalej komunikacje ogranicza PCIE ('tylko' 2x4GB/s w prypadku 16 linii). Czyli troche nie tak jak mowisz...

Nastepnie wytlumacz mi czemu uzywasz pojecia kolizji?

Mowiac:

 

Twierdzisz że kontroler w Athlonach zwalnia komunikacje z GPu, a przeczą temu wysokie wyniki Athlonów w grach.

w Athlonie wymiana danych z pamięcią i gpu nie koliuje ze soba, odbywa się oddzielnymi łączami o łącznej przepustowości 22,4 GB/s a nie tym samym łączem o przepustowości 6,4 GB/s jak w Pentium, i to właśnie dlatego Athlony tak leją Pentiumy w grach.

 

..jasno zasugerowałeś, że QPB w Pentium jest wąskim gardłem w komunikacji z innymi podzespołami i objawia się niższą wydajnością Pentiumów to w grach. Ja natomiast napisałem o PentiumM, którego magistrala ma niższą przepustowość od tej w zwykłych Pentiumach, a mimo to w grach sprawuje się lepiej od Athlona. Wiec kolejny raz...troche nie tak jak mowisz.

[Shark19 0]

Odpisze jutro, dziś ide spać.

[Szczota 98]

Krotki potok dlatego jest dobry ze Intel nie przekonal programistow do pisania bardzo dlugich isntrukcji

 

Polaczenie w prockach jest dokladnie takie jak Awaken opisal.

 

Pentium D dlatego sie dlawi ze przy przeliczaniu kazdy z rdzeniu komunikuje sie przez chipset co wybitnie wydluza czas dostepu i zapycha szyne danymi...

800mhz bylo dobre dla 1 rdzenia 1066 dalo ale juz nie tak duzo jednak przy dwoch rdzeniach i wymianie danych miedzy soba zaczynaja sie klopoty... jakby bylo polaczenie rdzeni wewnatrz to ta szyna nawet by dawala rade

Pentium M sobie radzi dobrze bo ma krotszy troche potok i znacznie krotszy od Pentiuma 4... zreszta przy krotkich funkjach moc P4 jest marnowana jednak jak mu sie dowali dluga skomplikowana funkcje to pokazuje pazurki jednak takie funkcje sa bardzo zadko uzywane, latwiej napisac krotka i zapetlic

 

Nazwy Pentium z deskoptow sie nie pozbeda bo to by byl strzal do wlasnej bramki... chyba po cos marke Pentium przez parenascie lat lansowali nie dlatego zeby ja usmiercic

[Tirinti 0]

Komunikacja CPU z GPU jest znacznie mniejsza niż komunikacja GPU z RAMem.

Jeżeli mamy karte z 512MB to spoko, ale jak z 128MB to co chwila trzeba dogrywać tekstury z pamięci ogólnej do pamieci karty. Nie mówiąc o sytuacji kiedy mamy taniąkartę z TurboCache i teksturowanie odbywa się bezpośrednio z pamięci no i są jeszcze kompy z chipsetem ze zintegrowaną grafiką i one wogóle nie mają pamięci video.

[wtpdude 0]

Nazwy Pentium z deskoptow sie nie pozbeda bo to by byl strzal do wlasnej bramki... chyba po cos marke Pentium przez parenascie lat lansowali nie dlatego zeby ja usmiercic

A jednak pozbywają się nazwy pentium, pewnie dlatego żeby ludzie przestali kojarzyć Intela z słynnym P4 Teraz pojawiły się Core Solo i Duo, a 3 kwartale zobaczymy długo oczekiwanego Conroe. Bye , bye pentium

pozdr

[aWaKeN 0]

Komunikacja CPU z GPU jest znacznie mniejsza niż komunikacja GPU z RAMem.

 

No i to jest wlasnie punkt wyjsciowy.

Po pierwsze nalezy jasno powiedziec o jakich transferach mowimy: danych czy adresow.

Po drugie zintegrowany kontroler w Athlonach skomplikowal nieco srawe komunikacji miedzy innymi elementami komputera i wlasnie dlatego HT ma tak duza przepustowosc - 2x8GB/s. Porowanie HT z QPB w Pentium jest zupelnie nie na miejscu, chocby wlasnie z racji zintegrowanego kontrolera pamieci. W przypadku Athlonow kazde odwolanie do pamieci, nawet to z kontrolera DMA musi przejsc przez procesor. Przykladowo, chcemy przechowac teksture w RAMie. Karta graficzna najpierw komunikuje sie z chipsetem poprzez PCIE, nastepnie do procesora idzie tylko adres komorki pamieci, sama tekstura bezposrednio wedruje w pamieci (z pominieciem procesora). Ogolnie - droga adresu: GPU->Chipset->Cpu->Ram, droga danych: GPU->Chipset->RAM. Zatem widac wyraznie, ze nigdzie nie ma zadnego 'zatykania' ani 'kolizji'. W Athlonach sytuacja nie jest juz taka prosta, bo procesor przejmuje role chipsetu, czyli kazde odwolanie do pamieci przechodzi przez procesor - w tym przypadku i dane (tekstura) i jej adres maja taka sama droge: GPU->Chipset->CPU->RAM. Wlasnie tutaj moze sie pojawic problem kolizji danych, poniewaz w takim rozwiazaniu trudno mowic np o bezposrednim dostepie do pamieci (DMA). Niestety zintegrowanie kontrolera pamieci ma swoje plusy, jak chocby zwiekszenie wydajnosci, czy zmiejszenie opoznien w dostepie, lecz komplikuje tez sprawe komunikacji poszczegolnych podzespolow z pamiecia - dlatego HT musi i ma tak duza przepustowosc. W przypadku Intela problem ten nie istnieje, dlatego obecne 800/1066MHz QPB wystarcza w zupelnosci.

[Shark19 0]

Jesteście w błędzie, i to dużym, bo źle rozumujecie jak to wszytsko działa i mylicie pojęcia.

 

Cały czas rozumujecie kwestie natury logicznej w sensie fizycznym ( duży błąd ! ), wymieniacie fizyczne układy przez jakie muszą przejśc dane z GPU do RAMu, nie zważając na to że w drodze logicznej, niektóre z nich nie występują.

Wymiana danych odbywa się w sposób logiczny, a łącza fizyczne są tylko medium.

 

Komunikacja GPU z RAMem w architekturze K8 nie odbywa się przez CPU ! , To sobie zapamiętajcie raz na zawsze.

Owszem, w sensie fizycznym odbywa się to przez fizyczny układ którego jednym z elementów jest CPU, i w nim znaduje się kontroler pamięci, ale włąściwy CPU ( logiczny CPU ) nie bierze w tym żadnego udziału, gdyż w drodze logicznej GPU -DDR go zwyczajnie nie ma !

 

Komunikacja GPU - DDR ( i na odwrót ) w K8 odbywa się przez kontroler DDR, czyli tak samo jak w konwencjonalnej architekturze.

 

Różnicą jest tylko inne fizyczne położenie kontrolera DDR który nie znajdyje się w chipsecie, tylko towarzyszy CPU, co w niczym nie zmienia sposobu logicznej komunikacji i wymiany danych, bezpośrednio z pamięci do innych elementów systemu ( np GPU ).

 

W przypadku Athlonow kazde odwolanie do pamieci, nawet to z kontrolera DMA musi przejsc przez procesor.

TO zdanie jest błędne, no i właśnie o tym błędnym rozumowaniu przeczytaj sobie wyżej.

 

Zakładam że przez Proscesor rozumiesz właściwe CPU.

 

Otórz w Athlonie każde odwołanie, nawet DMA, nie przechodzi przez CPU, tylko identycznie jak w konwencjonalnej architekturze przechodzi TYLKO przez kontroler pamięci.

A to że znajduje się on gdzie indziej, w tym przypadku w niczym nie zmienia sposobu logicznej koimunikacji.

[aWaKeN 0]

Szczerze to nie wiem co napisac. Rozmawiamy o bardzo scislym temacie a ty nadal wciskasz mi momentami pseudotechniczny belkot.

 

Kazdy system mikroprocesorowy ma 2 szyny: danych i adresow. To sa podstawy: zeby cokolwiek przeslac, trzeba to wpierw zaadresowac, czyli jasno okreslic co, skad i dokad bedziemy przesylac.

Po raz kolejny prosze zebys jasno pisal jaki typ transferu masz na mysli - w przeciwnym razie nie mam jak sie odniesc do tego co piszesz....

 

Przykladowo:

 

Komunikacja GPU z RAMem w architekturze K8 nie odbywa się przez CPU ! , To sobie zapamiętajcie raz na zawsze.

 

Jaka komunikacja?

Adresowanie: ZAWSZE odbywa sie przez CPU, za wyjatkiem DMA.

Transfer danych: NIGDY nie odbywa sie z udzialem CPU.

...i niewazne o jakiej platformie rozmawiamy.

 

Dalej:

 

Komunikacja GPU - DDR ( i na odwrót ) w K8 odbywa się przez kontroler DDR, czyli tak samo jak w konwencjonalnej architekturze.

 

Jezeli przez komunikacje rozumiesz transfer danych, to sie zgodze, ale w Athlonach masz JEDNA szyne, ktorej uzywa i CPU i kontroler pamieci JEDNOCZESNIE: HT - dlatego wymagane jest aby byla tak szybka. W przypadku Intela procesor ma swoja szyne QPB, a kontroler de facto nie ma jej wcale bo bezposrednio odwoluje sie do pamieci.

 

Różnicą jest tylko inne fizyczne położenie kontrolera DDR który nie znajdyje się w chipsecie, tylko towarzyszy CPU, co w niczym nie zmienia sposobu logicznej komunikacji i wymiany danych, bezpośrednio z pamięci do innych elementów systemu ( np GPU ).

Nie znam pojecia logicznej komunikacji, lecz inne polozenie kontrolera pamieci wymusza korzystanie z HT, o czym juz dzisiaj pisalem - dla danych i Athlona (moze teraz bedzie bardziej zrozumiale): GPU(PCIEx16)->chipset(HT)->kontroler pamieci (CPU)->RAM. W przypadku Intela i transferu danych jest o jeden element mniej: GPU(PCIEx16)->kontroler pamieci(chipset)->RAM.

[Tirinti 0]

Procesory składająsięz wielu jednostek. W przypadku Athlona64 jedną z tych jednostek jest kontroler pamieci i jest on obciążany przy transferze z pamięci głównej do pamięci video. Oczywiście potoki procesora nie są obciążane.