Skocz do zawartości
Zamknięcie Forum PC LAB

Szanowny Użytkowniku,

Informujemy, że za 30 dni tj. 30 listopada 2024 r. serwis internetowy Forum PC LAB zostanie zamknięty.

Administrator Serwisu Forum PC LAB - Ringier Axel Springer Polska sp. z o.o. z siedzibą w Warszawie: wypowiada całość usług Serwisu Forum PC LAB z zachowaniem miesięcznego okresu wypowiedzenia.

Administrator Serwisu Forum PC LAB informuje, że:

  1. Z dniem 29 listopada 2024 r. zakończy się świadczenie wszystkich usług Serwisu Forum PC LAB. Ważną przyczyną uzasadniającą wypowiedzenie jest zamknięcie Serwisu Forum PC LAB
  2. Dotychczas zamowione przez Użytkownika usługi Serwisu Forum PC LAB będą świadczone w okresie wypowiedzenia tj. do dnia 29 listopada 2024 r.
  3. Po ogłoszeniu zamknięcia Serwisu Forum od dnia 30 października 2024 r. zakładanie nowych kont w serwisie Forum PC LAB nie będzie możliwe
  4. Wraz z zamknięciem Serwisu Forum PC LAB, tj. dnia 29 listopada 2024 r. nie będzie już dostępny katalog treści Forum PC LAB. Do tego czasu Użytkownicy Forum PC LAB mają dostęp do swoich treści w zakładce "Profil", gdzie mają możliwość ich skopiowania lub archiwizowania w formie screenshotów.
  5. Administrator danych osobowych Użytkowników - Ringier Axel Springer Polska sp. z o.o. z siedzibą w Warszawie zapewnia realizację praw podmiotów danych osobowych przez cały okres świadczenia usług Serwisu Forum PC LAB. Szczegółowe informacje znajdziesz w Polityce Prywatności

Administrator informuje, iż wraz z zamknięciem Serwisu Forum PC LAB, dane osobowe Użytkowników Serwisu Forum PC LAB zostaną trwale usunięte ze względu na brak podstawy ich dalszego przetwarzania. Proces trwałego usuwania danych z kopii zapasowych może przekroczyć termin zamknięcia Forum PC LAB o kilka miesięcy. Wyjątek może stanowić przetwarzanie danych użytkownika do czasu zakończenia toczących się postepowań.

AMDK11

Forumowicze
 Pokaż profil  Zobacz aktywność

  • Liczba zawartości

    1184

  • Rejestracja

  • Ostatnia wizyta

Odpowiedzi dodane przez AMDK11

  1. Napisano · Edytowane przez AMDK11

    A gdzie jest powiedziane że rdzeń SB przy jednym wątku HT jest obciążony w 90% ? Ja słyszałem o wartości 60%. SB jest szybszy od jednego klastra buldiego ale podobnie jak buldi pokazuje

    swoją moc dopiero przy aplikacjach wielowątkowych gdzie HT potrafi rozdzielić i wykorzystać wszystkie jednostki.

    Co do tych 4.5-5 IPC Rdzenia SB to pisałem ogólnikowo a nie tylko o pojedynczym wątku.

  2. Napisano · Edytowane przez AMDK11

    IPC liczy się całego Modułu(Rdzeń CMT x86) BD a nie tylko pojedynczego klastra integer który zajmuje 20% Modułu(nie licząc Cacheu L2).

    By Moduł BD był wydajniejszy od Core SB(ok 4.5-5 IPC) musi mieć wyższe IPC i to nawet na poziomie 5-6 bo dla pojedynczego wątku to teoretycznie ok 4 a to znacznie więcej niż teoretyczne 3 K10.

    Oczywiście z tym IPC BD w pojedynczym wątku to tylko moje przypuszczenia i oby się sprawdziły bo tak wynika z ilości jednostek wykonawczych przypadających na pojedynczy klaster integer których to właśnie ilość może być obciążona w pojedynczym cyklu zegarowym.

    Nie trudno domyślić się że 8 jednostek wykonawczych integer z obu klastrów Modułu w pojedynczym cyklu zegarowym nie będą prawdopodobnie obciążone w 90% ponieważ Moduł musił by osiągać poziom 7 IPC a Frontend BD (w tym dekoder x86) raczej nie ma takiej możliwości no a jeżli by nawet okazało się że Moduł BD ma taką możliwość był bym mocno(pozytywnie) zaskoczony ;)

  3. Napisano · Edytowane przez AMDK11

    Idąc Twoim tokiem myślenia jedyne 2 rdzeniowe procesory to były P4 od Intela ze sklejonymi jednordzeniowymi układami pod jedną czapą. Przecież każda kolejna generacja już dzieliła ze sobą pewne zasoby od cech, poprzez kontrolery czy to nawet jednostek wykonawczych jak w HT. Dużym nadużyciem było by nazwanie rdzenia z HT jako 2-core ponieważ HT podlega sporym ograniczeniom jeżeli chodzi o wykonanie wątku.

     

    BD takich ograniczeń jak HT miał nie posiadać więc moduł można określić jako 2-core. Zresztą okaże się to po premierze. Chyba że już teraz potrafisz zdefiniować jak w BD będą rozkładane wątki między moduły i jakim ograniczeniom podlegają ??

    Na osobnych plastrach krzemu czy na jednym rdzeń wykonawczy jest rdzeniem wykonawczym chyba że Ci chodziło o rdzeń jako plaster krzemu np. Deneb Phenoma II X4 :D

    Gdzie masz współdzielone elementy rdzeni u Intela? Core 2 Duo miało tylko kontroler Cache L2 i sam L2 współdzielony przez oba rdzenie ale trudno żeby nie skoro współdzielony Cache L2 był rozwiązaniem problemu spójności w Cache. HT(SMT) to nic innego jak tylko wykorzystanie wolnych zasobów w rdzeniu(min. jednostki wykonawcze) do podniesienia wydajności a nie jak sugerujesz wspólne jednostki wykonawcze obu rdzeni.

    Co do Modułu BD to jest właśnie pełnoprawnym Rdzeniem x86 tyle że zamiast jednego bloku integer ma dwa takie bloki a reszta modułu to tak jak w klasycznym Rdzeniu CPU tj. Wspólne są: Frontend, klaster(blok) integer, blok FPU, Cache Unit i Cache L2 natomiast drugi blok integer dedykowany jest wielowątkowości. Moduł Bulldozer to Rdzeń x86 na architekturze Cluster Multi Threades który projektowany był od podstaw pod wielowątkowość jako odpowiedź na Intelowskie HT. CMT również jest po to by wycisnąć co się da z pojedynczego rdzenia(Frontend) tyle że podejrzewam że to właśnie min Frontend będzie wąskim gardłem do niemal idealnego skalowania się drugiego bloku integer względem pojedynczego ale za to inżynierowie będą mieli pełne pole do popisu by wycisnąć z tej architektury co się da :)

    To że HT(SMT) ma więcej ograniczeń niż CMT nie zmienia faktu że Core SB czy Moduł BD to po prostu pojedyncze rdzenie x86 tyle że Moduł BD natywnie przetwarza dwa wątki dzięki lepszej architekturze ale obydwie architektury choć tak różne są sposobem na wyciśnięcie większej wydajności z Rdzenia x86 tyle że podejście AMD jest czałkiem inne niż Intela.

     

    @LeeLoo_T

    Oczywiście że AMD będzie miało 8 Rdzeni bo sami są twórcami(marketingowcy AMD) pomysłu by 4 Moduły(Rdzeń x86) z 8 blokami integer nazywać 8 Core x86 tylko ciekawe że w dokumencie dla programistów gdy opisują Integer Unit Modułu(Compute Unit) piszą o dwóch klastrach integer a nie rdzeniach x86 ;)

  4. Napisano · Edytowane przez AMDK11

    http://sites.amd.com/us/promo/processors/Pages/fx-processor.aspx

    Słuchaj napisz do AMD albo zadzwoń że zrobili błąd i nie powinno być 8-core a 4-core :lol2:

     

    Do Johna też możesz napisać niech sobie nie robi żarów z terminem "little core"

    http://blogs.amd.com/work/2011/08/30/big-world/

     

    Zobaczcie jak im się mordki cieszą :D

    http://blogs.amd.com/work/2011/09/07/the-start-of-a-new-era/

    JF-AMD = !MARKETING! więc chyba nie sądziłeś że skoro AMD 4 Moduły promuje jako 8 Rdzeni nakgle Johan napisze że 4 Moduły to 4 Rdzenie z 8 blokami integer.

    Zresztą to ich CPU więc marketingowo mogą go nazywać jak chcą co nie zmienia faktu że Moduł BD to Rdzeń x86 z dwoma blokami integer :)

     

    PS. Od kiedy blok integer jest rdzeniem x86? ;)

     

    Edycja:

    W ten deseń to moge nawet Rdzeniem x86 nazywać każdy blok wykonawczy a nawet pujść jeszcze dalej i nazywać tak każda jednostkę wykonawczą a jaka piękna ilość rdzeni by wtedy wyszła ;)

  7. Napisano

    Blok Integer w Rdzeniu K10 ma 3ALU/AGU i tylko 3 te jednostki mogą w tym samym czasie liczyć AGU lub ALU.

    Co do Bulldozera to pojedynczy Klaster Integer dysponuje 2ALU i 2AGLU co daje 4 jednostki w tym samym czasie z czego każdy AGLU w jednym cyklu zegarowym może liczyć AGU lub Simple ALU.

    Wydajność Bulldozera winna wzrosnąć o jakieś 25% w single thread na obliczeniach Integer i jeśli będzie tylko 10% to będzie fatalnie jak dla mnie.

  8. Napisano · Edytowane przez AMDK11

    A ja 3 godzinki temu zaopatrzyłęm się w asrocka p67pro3 i core i3 2100. Jak na razie procesor wykręcił się o FENOMENALNE 7% (cel - dobić do 10%!)! Co nie zmienia faktu, że i tak na 3,3Ghz jest w single thread mocniejszy od maksymalnie wykręconego phenoma II, przy czym pobiera chyba z 2x mniej energii. W multithread dostaje dosyć znacznie czasami, ale nie jest źle zważając na ciszę (box ;o) i pobór energii.

    Jak na razie starczy,

    Jeżeli w pojedynczym wątku Bulldozer będzie nieznacznie wydajniejszy od K10 to mój przyszły CPU będzie od Intela i tyle ;)

  9. Napisano · Edytowane przez AMDK11

    Dla mnie bulozer ma jedną wadę.

    Nie wierzę że jego fpu będzie 100 bardziej wydajne od k10, a co za tym idzie wersje z 2 i 3 modułami

    z mojego punktu widzenia będą kastratami dużo wolniejszymi od konkurencji.

    Gdyby przy zmniejszaniu liczby modułów została nie ruszana liczba fpu. Ale tak ?

    Co mi po 4 lub 6 core int ?

    Buldi nabiera sensu dopiero w wersjach 4 i więcej modułów.

    4 Moduły vs. 4 Rdzenie SB natomiast 2 Moduły vs. 2 Rdzenie SB więc czego się spodziewałeś? Że 3 Moduły vs. 6 Core SB?

    Inna sprawa że takie wykresy to sam sobie mogę zrobić ale

    mam nadzieję że będzie lepiej niż na tych slajdach.

  12. Napisano · Edytowane przez AMDK11

    wierzysz w cuda :hmm:

    Z tym uzyskiem jaki jest żebyś nie poczekał po święcie listopadowym z realną dostępnością.

     

     

    jak już rzucą daj znać ile rzucili na pierwszą partię na wasz rynek (chwile jeszcze trzeba poczekać)

    Oczywiście że nie wierze w cuda ale jak dla mnie to mogła by się odbyć papierowa premiera byle tylko dowiedzieć się jak FX stoi z wydajnością i poznać szczegóły architektury ;)

  16. Napisano · Edytowane przez AMDK11

    A może jest prostsze i bardziej prozaiczne wytłumaczenie ?

    Skoro nadal jest duża liczba aplikacji gdzie wydajność jednego wątku odgrywa dużą rolę, wydajność ta

    jest w duże mierze uzależniona od ilości kaszy to odpowiedź nasuwa się sama.

    Zamiast robić mega proc z wielkimi l2 dla każdego core, zróbmy trochę mniejszą l2, ale dostępną

    dla każdego.

    W aplikacjach jednowątkowych jeden rdzeń ma do dyspozycji wiele kaszy, w wielowątkowych jest współdzielona.

    Ja bym dopatrywał się tutaj ekonomii a nie reverse HT

    Osobiście uważam że w FX nie ma Reverse HT a czy architektura BD jest zalążkiem tej koncepcji czas pokaże :)

    Myślę że obecnie Moduł Bulldozer to po prostu odpowiedź AMD na Intelowski HyperThreading(SMT) ;)

  17. Napisano · Edytowane przez AMDK11

    Według Ryszarda Sobkowskiego podstawą Reverse HT(projekt Mitosis) jest min osobna pamięć Cache L2 dla każdego rdzenia więc nie wiem jak dwa klastry integer mogły by być zaprzęgnięte do przetwarzania pojedynczego wątku skoro wspólny Cache L2 to podobno bardzo duży problem. No chyba że AMD się z tym problemem uporało i min L2 może działać też w innym trybie np jako 2x 1MB?

    Puki co najważniejsza jest wydajność pojedynczego klastra Integer Modułu Bulldozer i ile daje procentowo drugi klaster Int.(Multi Threading) jak i wydajność bloku FPU ;)

  20. Napisano · Edytowane przez AMDK11

    Ja jestem zadania że już teraz udało im się to zrobić o czym świadczy współdzielona pamięć L2.

    Zachęcam do przeczytania tego starego artykułu śp. Pana Ryszarda Sobkowski http://pclab.pl/art21258.html (swoją drogą szkoda że takich artykułów nie ma już na PClab.pl)

     

    To co dla niego było w 2006 roku tylko przypuszczeniami jest odtworzone na schemacie buldka :)

    Więc myślisz że AMD ukrywało by Reverse HT do czasu premiery? ;)

  21. Napisano · Edytowane przez AMDK11

    @up

    Jeśli AMD pracuje nad Reverse HT to myślę że prędzej zostanie to wdrożone w którejś z kolei generacji Bulldozer bo osobiście wątpię by w pierwszym BD było to możliwe. Chociaż gdyby tak było to był by dopiero przełom ;)

    JF-AMD pisał na blogu AMD że nie jest to możliwe w BD.

    Myślę że przynajmniej nie w pierwszej generacji.

  22. Napisano · Edytowane przez AMDK11

    Co niektórzy piszą że to wróżenie z fusów twierdząc że Moduł Bulldozera powinien znacznie wyprzedzić wydajnością Rdzeń Sandy Bridge co nie do końca jest prawdą gdyż ja nie pisałem tego bezpodstawnie ot tak sobie z niczego bo mam taki kaprys. Twierdzenie że Moduł BD powinien być wydajniejszy od Rdzenia SB opieram na specyfikacji architektury która oczywiście nie koniecznie musi się przełożyć na rzeczywistą wydajność.

    Być może przynudzę powtarzając się ale chciałbym jeszcze raz podać argumenty na to że architektura Bulldozer MOIM zdaniem POWINNA być co najmniej udana.

    Większość z pseudo testów wskazują iż BD to raczej niewypał a co najwyżej trochę szybszy CPU od poprzednika(Phenom II) co po analizach danych architektury jak dla mnie wydaje się dziwne.

    Najpierw zacznę od Frontendu:

    Rdzeń K10: 3 Dekodery x86(3x 2uops/1Mops), Cache L1I 64KB 2-Way

    Rdzeń SB:4 Dekodery x86(1x 4uops, 3x 1uops), Cache L1I 32KB 8-Way

    Moduł BD:4 Dekodery x86(4x 2uops/1Mops), Cache L1I 64KB 2-Way

    Frontend to oczywiście nie tylko dekodery x86 i Cache L1I a także inne mechanizmy które także mają niemały wpływ na wydajność Rdzenia/Modułu więc powiem tak że jak dla mnie trudno jest określić wydajność po danych na temat wymienionego bloku funkcjonalnego. Nie wiem czy w K10 dekodery są ograniczeniem czy może nie są optymalnie wykorzystane bo co do Cache L1I to gdyby był ograniczeniem to chyba inżynierowie nie pakowali by tego samego Cacheu do Modułu BD. Ze zdjęć Modułu widać że Frontend względem Rdzenia K10 jest mocno przeprojektowany i rozbudowany.

     

    Blok jednostek arytmetyczno-logicznych Integer:

    Rdzeń K10: 3ALU/AGU, Cache L1D 64KB 2-Way

    Rdzeń SB: 3ALU, 2AGU, Cache L1D 32KB 8-Way

    Moduł BD: 2x Klaster Int.(2ALU, 2AGLU, Cache L1D 16KB 4-Way)

    W pojedynczym wątku Moduł BD moim zdaniem patrząc na ilość jednostek wykonawczych i wykorzystanie ich w tym samym czasie teoretycznie powinien być tak ze 20-25% wydajniejszy względem Rdzenia K10 a co do Rdzenia SB to raczej nie ma co oczekiwać że będzie od niego wydajniejszy. Co do cacheu L1D to nie wiem czy w BD jest lepszy niż w K10. Blok Integer to też Scheduler, LSU i jeszcze inne elementy które są równie ważne.

    Natomiast co do wielowątkowości BD ma teoretycznie szanse wyprzedzić SB gdyż Moduł BD dysponuje łącznie 4ALU i 4AGLU a Rdzeń SB 3ALU i 2AGU.

     

    Blok jednostek zmiennoprzecinkowych(FPU):

    Rdzeń K10: 1x 128bit SSE

    Rdzeń SB: 1x 128bit SSE/1x 256bit AVX

    Moduł BD: 2x 128bit SSE, AVX/1x 256bit AVX

    Jak widać FPU Modułu BD powinien być teoretycznie dużo wydajniejszy w 128b SSE od Rdzenia K10 czy nawet SB natomiast w 256b AVX na równi z SB.

     

    Przypomnę że parametry nie koniecznie muszą się przełożyć na rzeczywistą wydajność ale jeśli większość tych niby przecieków testów wydajności rzeczywiście pokazują prawdę to moim zdaniem patrząc na ilość jednostek integer i FPU inżynierowie AMD po prostu spaprali architekturę Bulldozer.

     

    Jeśli jest ktoś kto zna się wystarczająco dobrze na architekturach CPU to miał bym prośbę by napisał co o tym myśli i by można było podyskutować min. o możliwej wydajności BD bo w końcu premiera być może już niedługo więc trochę zgadywania nie zaszkodzi a zobaczymy kto jest bliżej prawdy ;)

     

    PS. Tylko proszę oszczędzić postów typu np bo Intel ma więcej kasy itp. a podawać rzeczowe argumenty na podstawie danych o architekturach K10/SB/BD :)

  24. Napisano · Edytowane przez AMDK11

    Aż takiej cierpliwości to nie mam :E Rozum podpowiada żeby zaczekać i na Piledrivera, ale mam dość irytacji przy lapku :P

    Co do Komodo(5 Modułów Piledriver) to nie chodzi mi tylko o sam CPU ale także o nowy Socket FM2(CPU FX do 5 Modułów(Piledriver) jak i APU(Trinity) 2 Moduły(Piledriver) + GPU) który zapowiada się bardziej przyszłościowo niż AM3+ niestety.

×
×
  • Dodaj nową pozycję...