Skocz do zawartości

AMDK11

Forumowicze
 Pokaż profil  Zobacz aktywność

  • Liczba zawartości

    981

  • Rejestracja

  • Ostatnia wizyta

Odpowiedzi dodane przez AMDK11

  1. Napisano · Edytowane przez AMDK11

    2 godziny temu, Phoenix. napisał:

    Intel pod wzgledem technologi to moze co najwyzej tam buty czyscic tym w TSMC co sprzataja fabryke :lol2:

    Oni juz tam maja dobrze zaplanowane jaki proces  itp bedzie po wykorzystaniu obecnego. Taki klient jak Apple to intel moze im tam piety lizac co najwzyej w tym calym wyscigu.

    Myślę że po Meteorze i po 2024 będziemy wiedzieć już na 100% czy Intelowi zostało tylko buty czyścić :D

     

    TSMC nie ma parcia i realizuje swoje plany by zarobić jak najwięcej a Intel jest zmuszony by rozwijać procesy jak najszybciej kosztem maksymalizacji zysków. Myślę że tak jest na obecną chwilę. Zobaczymy co z tego wyjdzie.

  3. Napisano · Edytowane przez AMDK11

    15 minut temu, blubaju napisał:

    Łomatko, to TSMC już może zacząć myśleć się przebranżawiać. Nie wiem, co tam w tej Azji jest popularne, sadzenie ryżu? 🤔

    Nawet jeśli Intel by odzyskał koronę pod względem zaawansowania to myślisz że TSMC upadnie? :D Ja uważam że tak czy inaczej będzie miało się bardzo dobrze i będą mieli bardzo duży popyt na produkcję układów :)

    Popatrz na to z innej perspektywy. TSMC maksymalizuje zyski bo każdy proces musi na siebie zarobić a Intel musi jak najszybciej rozwinąć procesy by dogonić lub przegonić konkurencję i być w końcu konkurencyjnym.

    Albo inaczej TSMC musi zarobić na danym procesie jak najwięcej a Intel przynajmniej by koszta opracowywania się zwróciły bo musi dogonić, ewentualnie przegonić konkurencję. 

  4. Napisano · Edytowane przez AMDK11

    Z tego co wiem  Intel 4 jest bardzo udany i już teraz osiąga bardzo dobre parametry . Intel 4 ma miedzianą warstwę metalową/interkonektora pokrytą kobaltem a wydajność i elektrostatyka wydają się być lepsze niż w przypadku samej miedzi lub kobaltu według Intela.

     

    Jeszcze kilka miesięcy temu byli tacy co sądzili że Intel 4 jest taką samą klapą co 10nm w CannonLake :D

    Intel przy pierwszym 10nm (nie mylić z 10SF i E10SF(Intel 7) ponieważ to całkiem inne procesy) postanowił zrezygnować z kobaltu za co był mocno krytykowany. Począwszy od Intel 4 miedź+kobalt są już stosowane przy pewnych technikach do tego EUV i odpowiednie technologie które dają bardzo dobre rezultaty.

    Niech świadczy o tym fakt że Intel 4 jest bez + i już teraz osiąga ponad 5 GHz. Intel w kolejnym ulepszeniu danego procesu zawsze wyciągał znacznie więcej co dobrze rokuje dla Intel 3 który ma przynieść kolejne ulepszenia m.in gęstość upakowania tranzystorów i nie ma być tylko kolejnym + do Intel 4.

     

    Wydaje się że Intel pod przewodnictwem Pata Gelsingera wcale nie ściemniał co do przyszłych procesów i poważnie zamierza do 2025 przejąć koronę najbardziej zaawansowanego procesu technologicznego. Zobaczymy :)

  5. Napisano · Edytowane przez AMDK11

    8 godzin temu, blubaju napisał:

    Jakby byli pod ścianą jak w 2021 gdy AMD się lekko wysunęło  do przodu z ZEN3, to jednak wypuścili rdzeń zaprojektowany dla 10nm wciśnięty do 14nm. Tu by było analogicznie i "Redwood" by pracował z wysokimi taktami w Intel7 byle tylko nie zostać w tyle za AMD. Teraz nie są pod ściana więc nie muszą robić supportu wstecznego drugi raz i przy tym mieć mały uzysk.

    Jeszcze kwestia ile IPC zyskuje RedwoodCove bo jeśli 8-10% to nie wiem czy gra byłaby warta świeczki. Co innego jeśli zysk to 15-28%. Wtedy przy podobnym lub niższym taktowaniu wydajność i tak była by wyższa. Przy tym nasuwa się pytanie ile przybyło tranzystorów w logice RedwoodCove bo i mniej więcej o tyle powierzchnia była by większa w tym samym procesie.

  6. Napisano · Edytowane przez AMDK11

    21 minut temu, blubaju napisał:

    Proces może i by pozwolił ale byłoby jak z IceLake/CypressCowe w 14nm. Żarłoby to prądu, gorące i musieliby zejść z ilością rdzeni.

    Układ z rdzeniami RedwoodCove w Intel 7 pracował by z niższym taktowaniem więc wydajność byłaby podobna , nieco wyższa lub nawet niższa(zależnie jak bardzo musieliby obniżyć taktowanie) a układ większy przez co mniej układów z wafla.

    A tak mamy wysoko taktowane rdzenie Golden/RaptorCove a układ mniejszy i więcej można uzyskać z wafla.

    Co bardziej opłaca się producentowi jeśli w obu przypadkach wydajność końcowa jest zbliżona?(pytanie retoryczne) ;)

  7. Napisano · Edytowane przez AMDK11

    Według nieoficjalnych przecieków zmiany względem x86 Golden/RaptorCove. 

    Rdzeń RedwoodCove:

    - Większa pamięć podręczna Instrukcji: 64KB (16-Way?) (Golden/RaptorCove L1-I 32KB 8-Way).

    - Ulepszone pobieranie kodu z wyprzedzeniem.

    - Inteligentniejszy mechanizm wstępnego pobierania kodu.

    - Poprawiona dokładność przewidywania rozgałęzień i zmniejszenie kary za błędne przewidywanie.

    - Kolejka mikrooperacji 192 dla ST lub 2x96 dla SMT (Golden/RaptorCove 144 ST/2x72 SMT). 

    - Większa wydajność, niższe opóźnienie instrukcji(rozbudowa logiki)

    - AMX obsługuje TF32 i FP16

    - Nowy projekt L2, bardziej preferowany silnik LLC(L3) pobierania z wyprzedzeniem, większa przepustowość.

    Edycja:

    Jeśli dane są prawdziwe to możliwe że to nie wszystkie zmiany jakie zaszły. RedwoodCove jeśli się nie mylę, wygląda analogicznie do przejścia z Zen2 na Zen3-4.

    Intel podszedł czysto siłowo przeprojektowując i dość mocno rozbudowując rdzeń x86 do postaci GoldenCove a wraz z RedwoodCove ulepszył, usunął wąskie gardła,  przeprojektował(optymalizacja) i nieco rozbudował. Fajnie gdyby RedwoodCove był już w AlderLake,u lub RaptorLake,u ale cóż projektowanie coraz bardziej złożonych rdzeni x86 jest czasochłonne a i proces technologiczny by też zbytnio nie pozwolił ponieważ wyraźnie przybyło logiki(tranzystorów).

     

  8. Napisano · Edytowane przez AMDK11

    46 minut temu, Phoenix. napisał:

    Zrodlo, a nie wklejka z portalu lub link poprosze do tego portalu ;) To, ze ipc jest wieksze to nic nowego ale ponoc intel nie wydal Meteora na desktopach bo mial za niskie zegary ;)

    Dobra mam juz tego newsa, szkoda tylko ze juz nieaktualny ;)

    "Najnowsza plotka głosi, że Meteor Lake pokona Raptor Lake pod względem wydajności/wat." Tak pokonala, ze sie nie ukaze :lol2:

    Ukaże się a że nie w stacjonarkach jako 14 generacja to szczegół :) Zresztą już niedługo prezentacja Meteora i podanie danych mikroarchitektury rdzeni RedwoodCove. Ciekawe czy zmiany faktycznie dość konserwatywne względem Golden/Raptor. 

    O RedwoodCove poza ostatnimi przeciekami  wiadomo na pewno że otrzymał L1-I 64KB, zakładam że 16-Way + istniejący już od dwóch generacji(Sunny i Golden) L1-D 48KB 12-Way. Być może są to podwaliny pod rozwiązania w LionCove a w tym SMT4. 

  9. Napisano

    47 minut temu, Phoenix. napisał:

    A kolega  AMDK  juz przy Alderze pisal bajki o IPC wiec o czym tu gadac ;)  Doskonale pamietam jego farmazony i to samo jest teraz.

    Chlop sie co jakis czas uaktywnia jak cos zaslyszy, pisze farmazony, a premiera pozniej brutalnie te farmazony weryfikuje i chlop znika :lol2:

    Źle zinterpretowałem słowa Kellera. Mówił że GoldenCove to spory skok względem SunnyCove ale większe skoki zobaczymy po Meteor. Meteor z RedwoodCove względem Goldena wprowadza dość konserwatywne zmiany. Większe mają być począwszy od LionCove. Jeśli to się nie sprawdzi to znaczy że ściemniał.

  10. Napisano

    3 minuty temu, Krisol napisał:

    30-40% to nie tak dużo biorąc po uwagę to, że Arror Lake to skok o 3 procesy technologiczne (Intel 7 -> Intel 4 (pomijany) -> Intel 3 (pomijany) -> Intel 20A). No chyba, że rdzenie będą faktycznie na TSMC N3, wtedy tylko pomijają proces Intel 4 ale TSMC N3 jest i tak 2x gęstszy od Intel 7.

    Z tego co wiem to rdzenie będą niemal na pewno w Intel 20A. 30-40% wyższe IPC wydaje się sporo ale biorąc pod uwagę że między RaptorCove a LionCove jest jeszcze RedwoodCove z około 10% zyskiem wychodzi 20-30% wyższe IPC a to zgadzało by się z tym co mówił Keller że po MeteorLake rozbudowa, przebudowa rdzeni i zyski IPC będą większe niż te do których przyzwyczailiśmy się. Trzeba poczekać na weryfikację. 

  14. Napisano · Edytowane przez AMDK11

    Podobno testowany przez Intela ArrowLake był próbką bardzo nisko taktowaną, był to układ klasy i7 czyli niepełny i miał wyłączone SMT. ArrowLake bazuje na całkowicie nowym rdzeniu LionCove który ma zaimplementowaną pierwszą część rozwiązań(druga część rozwiązań w PantherCove a reszta w układzie NovaLake ) z "Royal Core" propowanych przez Jima Kellera(2017 rok) w tym SMT4. Podobno w próbce ArrowLake jest problem z nowym SMT więc został wyłączony. Rzekomy wzrost IPC LionCove względem RaptorCove to 30-40%. Rdzeń Zen5 ma tym razem mieć problem z LionCove przez znacznie niższy IPC.

    Ogromny rdzeń LionCove(x86+L2+L3+RingBus) na Intel 20A ma zbliżoną powierzchnię do RedwoodCove na Intel 4 którego poszczególne bloki rdzenia są od 20+ do 40+ % mniejsze niż rdzenia RaptorCove na Intel 7(E10nmSF). Intel 20A podobno robi dużą robotę a 18A ma dać przewagę nad TSMC w 2025.

    LionCove x86:

    Nowe x64 - 32 zamiast 16(x86-64) GPR 64 bitowych

    SMT4

    L1-I 64KB 16-Way

    8 drożny dekoder x86(tyle samo co Apple Mx)

    ROB 700+(Apple Mx 600+)

    Zgaduję że LionCove to już grubo ponad 0,5 miliarda tranzystorów

    Zobaczymy czy są to tylko bajki 1001 nocy ;)

  15. Napisano

    4 godziny temu, Phoenix. napisał:

    Nie do końca zrozumiałeś moja wypowiedz, nie chodzi o to ile dostaniemy wydajności tylko po jakim czasie. Arrow Lake gdyby wyszedł teraz na jesień byłoby super, a tak dostaniemy kotleta i prawdziwa nowa generacje po dwóch latach zamiast tak jak to powinno wyglądać co roku. 

    Chciałeś chyba powiedzieć że co 2 lata nowa generacja bo Arrow będzie po 3 latach.

  16. Napisano · Edytowane przez AMDK11

    Nowy x86 który proponuje Intel ma mieć 32 rejestry(GPR) 64 bitowe zamiast jak dotąd 16 rejestrów. x86S będzie cześcią nowego APX. 

    Dodatkowo Intel wprowadzi AVX10 ujednolicony dla obu typów rdzeni P i e.

     

    https://www-tomshardware-com.translate.goog/news/intels-new-avx10-brings-avx-512-capabilities-to-e-cores?_x_tr_sl=en&_x_tr_tl=pl&_x_tr_hl=pl&_x_tr_pto=sc

    • Upvote 1

  19. Napisano · Edytowane przez AMDK11

    Ostatnie przecieki:

    Intel 7(10nm++) 5.2GHz

    Intel 7(10nm+++) 5.4GHz 

    Intel 7(10nm+++(+)) 5.6GHz

    Intel 4 4.7GHz

    Intel 3 5.1GHz

    Intel 20A 5.4GHz

    Intel 18A 5.7GHz

    Podobno Intel przy 4 i 3 zrezygnował z kobaltu przez co rzekomo ma problemy z taktowaniem. 

    Podobno dla Intela najważniejszym procesem jest 18A w którym to ma być ArrowLake lub LunarLake. 

     

    LionCove podobno ma być pozbawiony SMT ale nie jest jasne czy został usunięty z projektu czy tylko wyłączony. Według niektórych plotek SMT został wyłączony ze względu na jakieś błędy i nie jest jasne jak by to miało wyglądać na Xeonie.

     

    Najnowsze plotki sugerują że LionCove w ArrowLake może dostać całkowicie nową pamięć L0. A same zmiany i rozbudowa z GoldenCove(m.in 6 drożny dekoder x86 i ROB 512) do LionCove(m.in 8 drożny dekoder x86 i ROB 700+) ma być większa niż przejście z SunnyCove(m.in 4 drożny dekoder x86 i ROB 352) do GoldenCove.

  20. Napisano · Edytowane przez AMDK11

    11 godzin temu, Phoenix. napisał:

    Dla mnie to jest logiczne, skoro Meteor majac tylko 6 duzych rdzeni nie bedzie w stanie pokonac Zen5 to wrzucaja o jedna archi do przodu, ktora ma miec tez 6 duzych rdzeni ale za to jedna generacja do przodu wiec wydajnosciowo powalczy z Zen5. Co nie zmienia faktu, ze 6 rdzeni marketingowo bedzie to kiepsko wygladac.

    A skoro Arrow Lake mial miec wczesniej niby 8 rdzeni, a teraz plotki sa o 6 rdzeniach to najwidoczniej w procesie Meteora nie sa w stanie wiecej upchac.

    Intel oficjalnie przyznał że RedwoodCove względem RaptorCove(x86 GoldenCove) nie jest aż tak dużą zmianą jaką był GoldenCove względem Sunny/CypressCove. Spore skoki w mikroarchitekturze ma zapoczątkować LionCove którym Intel celuje w większy skok IPC. Podejrzewam  że zarówno LionCove jak i Skymont mają przynieść spore IPC a Intel chce wydać ArrowLake jak najwcześniej. Intel podawał że LunarLake ma być przełomowy i od podstaw nowy projekt z dużymi zyskami IPC. ArrowLake i LunarLake bazują na rdzeniu P LionCove. Zobaczymy. Widocznie przyspieszają i chcą mieć wcześniej LionCove na Zen5.

     

    W Xeon z tego co słyszałem też chcą przeskoczyć o jeden proces niżej by szybko nadrobić zaległości do Epyc. 

     

    Może być też tak co do procesu Intel 4 że doszli do wniosku że skoro w niedługim czasie będzie 20A i 18A to nie będą inwestować zbytnio w Intel 4 zwłaszcza jeśli chcą nadrobić jak najszybciej dystans do TSMC. Przeskoczą najszybciej jak się da na nowsze procesy i mikroarchitektury rdzeni a proces Intel 4 i 3 i tak zarobi na siebie ponieważ jest sporo rozwiązań które mogą być w nich wykonane.

     

    EDIT:

    Dobra bo trochę odlecieliśmy po tej plotce :D
    MeteorLake nie został anulowany całkowicie a tylko w desktopie nie będzie MeteorLake-S bo został zamieniony na RaptorLake-S Refresh 6.2+GHz.

    MeteorLake-HX nadal będzie do laptopów 6+8 na Intel 4.

    I nie jest prawdą że ArrowLake-S to tylko 6+8 :D
    ArrowLake-S będzie w dwóch wersjach 6+8(i3-i5) i 8+16(i7-i9) także dystans i trochę cierpliwości bo za ponad tydzień Intel ogłosi to i owo i przedstawi pewne szczegóły przyszłych generacji.

     

    W ogóle wcześniejsza plotka że i3-i5 będzie na MeteorLake-S 6xRedwoodCove+8xCrestmont a i7-i9 na ArrowLake-S 8xLionCove+16xSkymont była dziwna żeby nie powiedzieć że absurdalna :D

  21. Napisano · Edytowane przez AMDK11

    Najlepiej poczekać do 30 maja na Vision. Obecnie to wszystko wygląda na podsycanie atmosfery. Raz plotki że będzie potem że nie, potem znowu będzie a teraz że nie. Za chwilę będzie wszystko jasne. 

     

    PS:

    Może to być z powodu chęci szybszego wprowadzenia ArrowLake. Co do ilości rdzeni póki co nic nam to nie mówi szczególnie że nie znamy IPC LionCove i Skymont a także osiąganego taktowania. 

    Nawet produkcja ArrowLake w TSMC też nie była by niczym złym a było by ciekawie porównać m.in projekty Intel i AMD pod względem złożoności no i same procesy jeśli niższe SKU Intel będzie produkował u siebie.

  24. Napisano · Edytowane przez AMDK11

    4 godziny temu, blubaju napisał:

    Wg starej nomenklatury to 20A i 18 A to jest 5nm i 3nm? ? "Intel7" to jest 10nm a "Intel 4" to z kolei 7nm. Tak było przynajmniej do niedawna.

    Mniej więcej coś takiego. Chociaż z drugiej strony z tego co wiem to Intel E10SF(Intel 7) to poziom pierwszej generacji 7nm TSMC, Intel 4 jest na poziomie 5nm TSMC, Intel 3 około 4-3nm TSMC a Intel 20A to już faktycznie klasa 2nm. Tak czy inaczej obecnie Intel jak i TSMC podają marketingowe np 7N itd. Już dawno nazwy nie mają pokrycia w nm ponieważ na dany proces składa się wiele parametrów i różnych wymiarów poszczególnych elementów bramek, finów jak i warstw metalizowanych.

     

    Poza tym teoretyczna możliwa gęstość upakowania tranzystorów dla danego procesu a gęstość uzyskana dla danego projektu układu praktycznie zawsze odbiega a nie rzadko trzeba stosować mniej gęste biblioteki, dublować tranzystory i obwody dla części logiki by uzyskać chociażby wyższe taktowanie co odbija się na gęstości upakowania tranzystorów.

     

    Intel 7 - ma wyjść jeszcze Xeon na układzie EmeraldRapids czyli do 64 rdzeni RaptorCove na 2 kafelkach. W końcu otrzyma 3MB L3 na rdzeń zamiast obecnie 1.875MB. 

    Intel 4 - Pierwszy proces Intela w którym intensywnie stosuje się EUV i w którym będzie produkowany MeteorLake(RedwoodCove+Crestmont).

    Intel 3 - Proces który będzie stosowany dla Xeon GraniteRapids-SP(132 Rdzenie RedwoodCove+), GraniteRapids-WS(86 rdzeni RedwoodCove+), SierraForest(334+ rdzenie Crestmont) i do produkcji na zlecenie. 

    Intel 20A - ArrowLake na rdzeniach LionCove+Crestmont 

    Intel 18A - LunarLake(LionCove+Skymont) i produkcja na zamówienie 

    Nad Intel 3 i 4 pracuje jeden zespół a nad Intel 20A i 18A pracuje drugi zespół więc praca biegnie równolegle.

     

    Do Intel 14A i 10A mają zostać wykorzystane maszyny EUV nowej generacji od ASML a Intel ma rzekomo dostać pierwsze egzemplarze jako pierwszy. Prawdopodobnie na którymś z nich powstanie NovaLake na rdzeniach PantherCove+Darkmont. Przypuszczam że to właśnie PantherCove należy do nowej generacji "Royal Core" króry może zawierać od podstaw nowe x64. 

     

    Zobaczymy :)

     

  25. Napisano · Edytowane przez AMDK11

    1.

    Narzędzie testowe ArrowLake-HX BGA2114 dla partnerów Intela:Intel-Arrow-Lake-HX-Mobility-Laptop-CPU-

     

    https://wccftech.com/intel-arrow-lake-hx-enthusiast-laptop-cpu-test-tool-spotted-bga-2114-design/

    Podobno Intel skupia się na procesach 20A i 18A które rzekomo są udane i na dobrej drodze do produkcji a ArrowLake-S ma zostać wydany zaraz po MeteorLake-S. Intel 4 podobno nie ma problemów tylko Intel ogranicza produkcję pod ten proces do max i5 a reszta układów powyżej i5 ma być na Intel 20A czyli ArrowLake-S/HX. Zobaczymy.

     

    2.

    Intel "proponuje" x86S czyli sprzętowe wsparcie wyłącznie 64b a wykonywanie 32 bitowego kodu za pomocą wirtualizacji VMX. Czyli usuwanie starych trybów i upraszczanie projektu.

    https://wccftech.com/intel-x86s-paves-way-for-64-bit-only-architectures-removing-legacy-modes-simplifying-design/

    PS 

    Może x64 będzie opracowany na nowo (m.in większa ilość niż 16 rejestrów(GPR) 64b z wsteczną kompatybilnością z x86-64. Może "Royal Core" w NovaLake to będzie nowy x64 bez naleciałości i ograniczeń przestarzałych trybów i instrukcji zawartych w x86 ;)

    Edit:

    Z jednej strony Intel może widzieć w tym dobry interes dla siebie i patenty na nowe x64 a z drugiej jest szansa na pozbycie się przestarzałych trybów i cech x86 tym samym torując drogę pod lepsze rozwiązanie.

    Pamiętam jak analizowano AMD64(x86-64) że można było to zrobić lepiej m.in pozbyć się przestarzałych i wolnych trybów adresowania. 

     

    Edit2:

    Na zagranicznych forach piszą że x86S to nie propozycja Intela tylko info dla AMD że mają już to opracowane i że zmieniają zasady.

    W miejsce starych instrukcji i trybów będzie można dołożyć tranzystory do naprawdę potrzebnych ulepszeń. Ciekawe co z tego wyniknie.

    Do tej pory spekulowano że stare tryby i instrukcje i tak są emulowane wewnętrznie mikrokodem ale nawet jeśli to i tak zajmują one miejsce w tranzystorach. Do tej pory przebudowując i rozbudowując mikroarchitekturę trzeba było je brać pod uwagę.  

     

     

     

×
×
  • Dodaj nową pozycję...