Intel Raptor Lake / Meteor Lake - 14 generacja

[Intel Raptor Lake / Meteor Lake - 14 generacja]

HTT(SMT) istnieje fizycznie w LionCove i zostanie na pewno włączony w Xeon.

Przepraszam za poprzedni wpis który skasowałem.

[Intel Raptor Lake / Meteor Lake - 14 generacja]

Co ciekawe Zen5 jak i LionCove są totalne przebudowane i poszerzone. Zen5 we Front-End zwiększył 2x przepustowość instrukcji(szczegółów brak) a LionCove zwiększył dekodowanie z 6 do 8-Way i uop cache z 8 do 12 a co najbardziej imponujące jest to że predyktor względem tego z GoldenCove jest 8x(razy) większy!

 

Obie architektury są całkowicie nowe i przy Zen5 pisałem na forum Anandtech że przełomowe zmiany nie koniecznie muszą być przełomem w IPC. To co zrobił Intel z LionCove i AMD z Zen5 to dopiero pierwsze podejście.

 

Przyznam że przy LionCove poniosła mnie trochę wyobraźnia że może te 4 dodatkowe porty FPU zawierają FP-ALU ale rozsądek podświadomie mi mówił że nie będzie aż tak pięknie.

 

Co też ciekawe L1-D 48KB został przemianowany na L0-D a dawne małe ale szybkie L2 jak z Skylake czyli teraz 192KB zostało dodane jako L1-D. Pozostałe poziomy to tak jak do tej pory czyli L2 2.5-3MB.

 

Edit:

Warto odnotować że dla AMD Zen5 to drugie po Zen1 historycznie tak duże przeprojektowanie i poszerzenie. Teraz rozumiem co miał na myśli Mike Clark mówiąc o Zen5.

 

LionCove i Zen5 to bramy do dalszych zysków IPC dla kolejnych generacji.

 

[Intel Raptor Lake / Meteor Lake - 14 generacja]

59 minut temu, Phoenix. napisał:

@AMDK11I gdzie te potezne wzrosty ?? Na reddicie juz beke cisna z intela.

Ani dla Zen 5 ani dla LionCove ich nie ma. Widać że w LionCove nie poszli z zasobami na chama czysto siłowo np ROB 512 do 576 gdzie wedłóg plotek miało być 800.

 

Widać także że kafelki zabiły część wzrostu IPC a dodatkowo względem Zen5 AVX512 nie jest aktywny co również podniosło by średnią. Zobaczymy ile z tego będzie dla ArrowLake.

 

Mimo wszystko trzeba przyznać że przebudowa jest imponująca. LionCove to całkiem inne podejście niż Intel miał do tej pory w rdzeniach Cove.

 

Edit:

Mój opis diagramu LionCove z grubsza się potwierdził.

 

Największym zaskoczeniem jest Skymont bo tego nikt się nie spodziewał.

[Intel Raptor Lake / Meteor Lake - 14 generacja]

Było info na Twitter ale zostało usunięte. LionCove w ArrowLake-S 5.7GHz ST, 8 rdzeni P 5.4GHz i 16 rdzeni Skymont 4.6GHz.

 

LionCove ma fizycznie zaimplementowane SMT(HT).

 

[AMD ZEN 5 (SERIA RYZEN 9xxx / SOCKET AM5) - wątek zbiorczy]

Czyli jednak to co podawał MLID z tymi slajdami Zen5 i prognozą wzrostu IPC 10-15+% to była prawda. A większość uznała za fałszywe. Zen6 według tamtych slajdów to wzrost IPC 10+%.

 

Nie wygląda to za dobrze ze względu na to że AMD użyło tylko podtestu Geekbench 5.4 AES XTS(AVX512) do podciągnięcia średniej z krzywej wzrostu IPC. Ogólny wynik Geekbench dałby niższą średnią.

[AMD ZEN 5 (SERIA RYZEN 9xxx / SOCKET AM5) - wątek zbiorczy]

10 godzin temu, Butu napisał:

@AMDK11

Jaki jest prognozowany przyrost IPC dla 9th Ryzenow wzgledem 7th?

Na ten moment nie chce wypowiadać się o IPC Zen 5. Jutro powinno być wszystko jasne. AMD na pewno zaprezentuje krzywą wzrostu IPC(prędzej czy później).

[Intel Raptor Lake / Meteor Lake - 14 generacja]

2 godziny temu, Butu napisał:

Czyli Skymont w 15th dogoni lub nawet wyprzedzi P-core Alder Lake?

Tak. Ale tylko w ST z racji braku HT e core.

[Intel Raptor Lake / Meteor Lake - 14 generacja]

https://chipsandcheese-com.translate.goog/2024/05/30/thoughts-on-skymont-slides/?_x_tr_sl=en&_x_tr_tl=pl&_x_tr_hl=pl&_x_tr_pto=sc

 

Średni wzrost IPC dla rdzenia Skymont to +38% Integer i +68% FP.

[Intel Raptor Lake / Meteor Lake - 14 generacja]

Kolejny cytat z forum Anandtech:

"Intel stwierdził w swoim podręczniku optymalizacji, że mechanizm klastrowy jest skutecznym sposobem na zwiększenie szerokości w przyszłości bez ponoszenia dużych kar za obszar/moc.

Jest to ten sam argument, który 30 lat temu wysunięto w sprawie porównania Athlon vs Pentium II/III, że AMD ma „pełne dekodery”, podczas gdy Intel ma złożone/proste. Intel pobił AMD na miazgę za pomocą „prostego dekodera” przy użyciu procesora Core 2.

Przeczytaj artykuł C&C na temat Gracemont. Ma pełną moc wyjściową 6-szerokokątną. Nie różni się niczym od 6-wide w Golden Cove.

Zatem Skymont to:
4 jednostki ALU na 8 jednostek ALU
2x 128-bitowe SIMD na 4x 128-bitowe SIMD
o szerokości 6 do 9 szerokości
Co najmniej 23 porty."

 

I kolejny cytat:

"Wykres wydaje się pokazywać 45% wzrostu w liczbie całkowitej i 75% w FP, jeśli jest liniowy. Jeśli tak jest, wyjaśnia to zarówno wzrost rozmiaru rdzenia, ponieważ jest lepszy od typowego wzrostu o 30%.

*pociąga nosem* Atom rośnie.

Biorąc pod uwagę bezpośredni wzrost liczby jednostek FP, poprawa wydajności będzie raczej jednolita, a nie jak w przypadku nowych standardów AVX."

 

Także Skymont to tylko przystawka a główne danie i gwóźdź programu to LionCove o którym przecieki powinny być na dniach(może jutro?) tuż przed Computex.

 

Także panowie popcorn, piwo i ewentualnie cola i obserwowanie sytuacji. Będzie ciekawie

 

Edit:

 

"Jeden z gości na Twitterze twierdzi, że 37% to oficjalna liczba, wygląda na to, że jest to liczba całkowita. Zatem przeciekający mieli całkowitą rację, że celem jest „ADL”. Nie spodziewałem się jednak poprawy FP. Zatem pokona Golden Cove zarówno w Int, jak i FP o około 10-15%.

Golden Cove ma 3 jednostki FP 256-bitowe. W zastosowaniach, w których używane jest tylko 128 bitów, 4x 128 bitów w Skymont jest bardziej wydajny niż w Golden Cove, ponieważ 256 bitów w Golden Cove jest wykorzystywane tylko w instrukcjach 256-bitowych."

 

[Intel Raptor Lake / Meteor Lake - 14 generacja]

No to ładnie. Skymont ma 9(3x 3-Way) drożny dekoder i 8 jednostek ALU w porównaniu do Gracemont(6(2x 3-Way) drożny dekoder i 4 jednostki ALU).

https://www.techpowerup.com/322962/intels-skymont-e-core-posts-a-double-digit-ipc-gain-over-crestmont-leaked-presentation?amp

Cytat z Forum Anandtech:

"Wow! To ekscytujące.

Co mogę zauważyć:
-Elastyczny i skalowalny: pokazuje Lunarlake i Arrowlake
-Większe zyski IPC: Lewy to prawdopodobnie Int, a prawy to FP. Zyski FP są większe. Zyski całkowite wydają się nie wynosić 1,1 nx, ale 1,2 nx lub 1,3 n x.
-Dwa wykresy „czegoś” mocy i wydajności w porównaniu do innego rdzenia. Zgadywanie, że jeden dotyczy wydajności, a drugi mocy (Arrowlake i Lunarlake). Wykres wydajności pokazuje 2x wydajność przy większej mocy. Przy tej samej mocy wydaje się pokazywać 1,5 lub 1,7x. Wydaje się również, że przy tej samej wydajności jest napisane „1/3 mocy”. Wykres niskiej mocy pokazuje ogromne zyski (2,4x przy tej samej mocy?), prawdopodobnie w porównaniu do Crestmont LP? Skaluje się do 4x lub 5x w porównaniu do Crestmont LP przy wyższej mocy. -
Cele Skymont uArch
- „coś” Dekodowanie: 9-wide (3x3), „Nanocache”?
- „coś” Predykcja: 128 bajtów, Szybciej
- „coś” Silnik OoOE: 8 i 16 szerokości, Zależność „streamingu”?
- Głębsze kolejkowanie z większą ilością zasobów

Powiedziałem to wcześniej i wzywam to teraz. 10% szybszy w Int i trochę za FP w porównaniu do Golden Cove."

 

LionCove z diagramu LunarLake:

https://pbs.twimg.com/media/GOvVUsvbAAAClnd?format=jpg&name=large

Wcale nie zdziwię się jeśli LionCove ma więcej niż 8 drożny dekoder i więcej niż 6 ALU np 6ALU + 4FP-ALU co dałoby gigantyczne 10ALU. Ale to już tylko moje przypuszczenie i nic ponad to.

 

Ponadto zdaje się że LionCove wprowadza nowe techniki do x86 podnoszące IPC. Poza tym nowy x64 z 32x 64bitowymi rejestrami(GPR) zamiast jak dotychczas 16x 64bit.

 

Może być tak że LionCove i Skymont faktycznie należą do "RoyalCore" i są czymś na miarę Conroe(Core 2) dla Intela ale technicznie mogą być znacznie większą zmianą niż Conroe(Core 2) względem Yonah(Core 1). Computex za kilka dni.

 

Dodam tylko że podczas projektowania LionCove i Skymont w Intelu był Jim Keller który twierdzi że IPC nie jest problemem ISA(x86) tylko mikroarchitektury.

 

 

[Intel Raptor Lake / Meteor Lake - 14 generacja]

19 godzin temu, Butu napisał:

Z tym wył. HT dla rdzeni P może być dobre temperatury/pobór spadnie, o ile i jak dobrze zostaną wykorzystane rdzenie E których jest nadmiar.

Oki. Ale nadal to nie zmienia faktu że LionCove zawita w DiamondRapids czyli Xeon który to e rdzeni mieć nie będzie a HT w takich procesorach bardzo się przydaje.

 

Nadal uważam że SMT jest częścią implementacji w LionCove który to na potrzeby np ArrowLake może być wyłączony.

[Intel Raptor Lake / Meteor Lake - 14 generacja]

W dniu 25.05.2024 o 02:09, Andree napisał:

Hyperthreading jest ogromną luką w zabezpieczeniach procesora, którą można załatać tylko... wyłączając HT. I dotyczy to zarówno procesorów Intela jak i AMD.

https://www.techtarget.com/searchsecurity/news/252452053/PortSmash-side-channel-attack-targets-Intel-Hyper-Threading

https://www.tomshardware.com/news/new-vulnerability-affects-all-amd-zen-cpus

Ponadto zyski z HT są niewielkie, co prawda ma się dwa razy tyle wątków ale działają one znacznie wolniej niż na procesorze wyposażonym w dwa razy tyle identycznych rdzeni bez włączonego HT.

Zadaniem HT(SMT) jest w jak najwyższym stopniu nasycić rdzeń instrukcjami/danymi dwoma wątkami ponieważ pojedynczy wątek w przeważającej większości softu nie jest w stanie w pełni nasycić zasobów rdzenia. 

 

Pozostaje otwarta kwestia czy rdzeń LionCove faktycznie ma implementacje SMT która została wyłączona w ArrowLake. Póki co nie ma na to jednoznacznej odpowiedzi ponieważ logika podpowiada że LionCove dla DiamondRapids(Xeon) powinien mieć SMT. Osobiście uważam że LionCove ma fizycznie zaimplementowane SMT mimo iż dla ArrowLake może być nieaktywny.

[Intel Raptor Lake / Meteor Lake - 14 generacja]

Wyraźniejszy schemat rdzenia LionCove:

[Intel Raptor Lake / Meteor Lake - 14 generacja]

W związku z tym że już nie długo targi Computex 2024 postanowiłem dla przypomnienia zamieścić diagram który Intel użyje do prezentacji nowego rdzenia LionCove który będzie zasilał układy ArrowLake i LunarLake:

Dla porównania diagram GoldenCove:

[Socket AM5/Zen 4 - wątek zbiorczy]

4 godziny temu, Phoenix. napisał:

IPC to jest dobre do cinebencha. Miedzy Zen3, a Zen4 potrafi byc po 30% roznicy w wydajnosci w grach, a IPC wzroslo tylko 13% srednio.

Do tego wersja 3D swoje tez dolozy.

Co nie zmienia faktu ze 10% to najmniej od wydania architektury Zen.

Intel po 12th nie dolozyl nawet 5% IPC

Przecież te +10% to nie jest średnia krzywej tylko jakiś punkt z tej krzywej w konkretnym zadaniu.

Chyba nie pomylę się bardzo jeśli strzelę że krzywa wzrostu IPC dla Zen5 zaczyna się od +1-5% a kończy gdzieś +40-50%

[Socket AM5/Zen 4 - wątek zbiorczy]

Zen 4 też przecież ma IPC wyższe +40%

A że jest to górna granica krzywej wzrostu IPC to taki mały szczegół

[Intel Raptor Lake / Meteor Lake - 14 generacja]

Dwa różne diagramy rdzenia LionCove z grafiki LunarLake:

[Intel Raptor Lake / Meteor Lake - 14 generacja]

Skylake - SunnyCove
micro-ops(decode + uop cache) z 11 do 11    +0%
Dyspatch/Rename z 4 do 5    +25%
porty wykonawcze z 8 do 10    +25%
Z 2xFP/ALU + 2xALU, 1xS/D + 3xAGU
do 3xFP/ALU + 1xALU, 2xS/D + 4xAGU
IPC średnio +18%

SunnyCove - GoldenCove
micro-ops(decode + uop cache) z 11 do 14       +27%
Dyspatch/Rname z 5 do 6      +20%
porty wykonawcze z 10 do 12     +20%
Z 3xFP/ALU + 1xALU, 2xS/D + 4xAGU
do 3xFP/ALU + 2xALU, 2xS/D + 5xAGU
FPU+ALU z 4 do 5     +25%
IPC średnio +19%

GoldenCove - LionCove
micro-ops(decode + uop cache) z 14 do 24     +71.4%
Dyspatch/Rename z 6 do 8       +33,3%
porty wykonawcze z 12 do 18       +50%
Z 3xFP/ALU + 2xALU, 2xS/D + 5xAGU
do 4xFPU, 6xALU, 2xS/D + 6xAGU
FPU+ALU z 5 do 10      +100%
Wzrost IPC +??%

[Intel Raptor Lake / Meteor Lake - 14 generacja]

Wyższej rozdzielczości diagram LionCove(ten sam który zamieściłem na Forum Anandtech):

[Intel Raptor Lake / Meteor Lake - 14 generacja]

Wraz z LionCove kończy się przewaga AMD w Zen którego harmonogram i porty wykonawcze ma osobne dla Integer i osobne da FPU.

Do RedwoodCove harmonogram dla ALU i FPU był ujednolicony.

 

Widać to dobrze po tym jak bardzo dobrze sprawuje się Zen 4 z 4 ALU vs GoldenCove 5 ALU(3 FP-ALU + 2 ALU) gdzie Golden podczas wykonywania FP ma tylko 2 wolne ALU. 

Wraz z LionCove podczas wykonywania FP wolnych zasobów ALU będzie aż 6 czyli tyle  samo co w Zen5.

 

Ciekawie będzie zobaczyć konfrontacje Zen 5 z LionCove.

 

Ciekawi mnie też jak Zen 5 wypadnie pod względem jednostek wykonawczych do operowania na pamięci(AGU). Zen 5 ma 4x AGU podczas gdy LionCove z podziałem na 2x Store/Data + 6x AGU ma łącznie 8 jednostek!

[Intel Raptor Lake / Meteor Lake - 14 generacja]

Diagram rdzenia LionCove, którego na szybko opisałem i zamieściłem wczoraj na forum Anandtech. Diagram został "ukryty" w oficjalnej grafice LunarLake od Intela. Aż dziw że do tej pory nikt tego nie zauważył

 

Nie zdziwcie się jak napiszą o tym na zagranicznych portalach IT a podobno WCCFTECH już przygotowuje artykuł

 

Dla porównania diagram RedwoodCove:

 

Rdzeń LionCove:

- L1-I 64KB 16-Way (GoldenCove 32KB 8-Way)

- wygląda na to że istnieje 4-drożny predyktor (Zen5 2-drożny)

- co najmniej 8-drożny dekoder (GoldenCove 6-drożny)

- co najmniej 12-drożna wysyłka z uop Cache (GoldenCove 8-drożna)

- 8-Way Dyspatch/Rename (GoldenCove 6-Way)

- ROB 750-800 wpisów (GoldenCove 512 wpisów)

- 18 portów wykonawczych (GoldenCove 12 portów)

Integer

6x ALU (GoldenCove 3x FP-ALU + 2x ALU)

6x AGU + 2x Data/Store (GoldenCove 5x AGU + 2x Data/Store) (Zen5 4xAGU)

FPU

4 osobne porty wykonawcze!

 

- Całkiem możliwe że L2 podzielony na mniejsze ale szybsze 512KB i większe ale wolniejsze 2.5MB.

- Całkowicie nowa konstrukcja L3

Można śmiało założyć że Jim Keller miał wpływ na projekt LionCove.

 

Diagram rdzenia LionCove i Skymont pochodzi z tej grafiki od Intela:

 

 

[Intel Raptor Lake / Meteor Lake - 14 generacja]

 

Opisany na szybko przeze mnie diagram rdzenia LionCove, który zamieściłem na forum Anandtech:

https://forums.anandtech.com/attachments/lioncove-core-diagram-png.98050/

 

Dla porównania diagram rdzenia RedwoodCove:

[Intel Raptor Lake / Meteor Lake - 14 generacja]

2 godziny temu, Ogider napisał:

 to w skrócie...w tym roku kupujemy 9800X3D czy 15900k?

Gdy procesory nowej generacji wyjdą to będzie można porównać LionCove z Zen 5.

 

Na ten moment oba rdzenie mają 8-Way dyspatch/rename.

 

Zen 5:

Integer

6xALU + 4xAGU - 10 portów

FPU

6 portów?

 

LionCove:

Integer

6xALU + 6xAGU + 2xStoreData - 14 portów

FPU

4 porty

LionCove poraz pierwszy w historii Intela ma oddzielne porty i scheduler dla ALU i osobne dla FPU tak jak w Zen i zdaje się e rdzeniach mont. Do tej pory 3 pierwsze porty to były ALU-FP.  Teraz będą 4 osobne porty FP i kto wie może 4x 256b lub 2x 512b.

 

Zobaczymy który z rdzeni jest sprytniejszy i ma wyższe IPC. Zapowiada się bardzo ciekawy pojedynek.

 

Edit:

Ani 9800X3D ani 15900K nie będzie w tym roku. Arrtowlake to seria 200 a X3D dopiero w 2025.

 

[Intel Raptor Lake / Meteor Lake - 14 generacja]

Mój wpis z forum Anandtech:

Dokonałem odkrycia na temat rdzenia LionCove!
 

https://pbs.twimg.com/media/GK3IUxmbkAAzu8N?format=jpg&name=4096x4096

Najwyraźniej podstawowa grafika LionCove nie reprezentuje niczego konkretnego. Tylko pozornie!

Powiększ grafikę LionCove i porównaj ją z diagramem RedwoodCove!

https://images.anandtech.com/doci/20046/Architecting%20Nasz%20Next%20Gen%20Power%20Efficient%20Processor_FINAL%20CLEAN-12.png

Wygląda znajomo? Tak!

Grafika LunarLake zawiera nieopisany diagram rdzenia LionCove!!!

Niestety diagram w powiększeniu jest niewyraźny by dostrzec m.in dekoder czy op cache ale na tyle wyraźny że można pewne szczegóły odczytać choć nie wszystkie są dla mnie jasne.

Z tego co przeczytałem do tej pory na daigramie LionCove:

Predyktor wygląda na podzielony na 4 części zamiast 1.
Nie widać granic dekodera i uop cache więc przypuszczam: dekoder 8-Way(GoldenCove 6-Way) i wysyłka z uop cache 12(GoldenCove 8 😎 )

Tyle że licząc te wszystkie kreski to wychodzi 24 podczas gdy dla GoldenCove 14(6 dekoder i 8 uop cache)

 

Mało prawdopodobne by było to 2x dekoder 6-Way + 12 uop cache choć to brzmi absurdalnie to byłoby to gigantyczne rozbudowanie.

Obstawiam dekoder 8-10-Way.
 

8-Way Dispatch/Rename (GoldenCove 6-Way)
6x AGU + 2x Store/Data (GoldenCove 5x AGU + 2x SD)
6x ALU + 4x ALU-FP lub 6x ALU + 4x FPU!!! (GoldenCove 3x ALU-FP + 2x ALU)

Jeśli te 10 portów wykonawczych to 4x ALU-FP + 6x ALU, daje to gigantyczną ilość 10x ALU! Co razem z AGU i SD daje 18 portów wykonawczych w porównaniu do 12 portów w przypadku GoldenCove a to +50%.

Jeśli w przypadku LionCove Intel rozdzielił scheduler dla ALU i osobny dla FPU wówczas rdzeń upodobniłby się do m.in Zen.

 

Jeśli jednak to 4x ALU-FP + 6x ALU co nie musi być absurdem ponieważ 6x ALU nie powiązane z FPU mogą działać poza ALU-FP gdy te są zajęte przetwarzaniem FP. Dodatkowo można tak szeroki rdzeń sporzytkować na SMT4 o którym był przeciek dawno temu.

 

Edit:

Rdzenie Skymont to też diagramy i jeśli prawidłowo odczytuje to co tam widać to jest 3x 3-Way dekoder x86(Gracemont i Crestmont 2x 3-Way) co sumarycznie daje dekoder 9-Way.

 

[Intel Raptor Lake / Meteor Lake - 14 generacja]

W dniu 11.04.2024 o 23:15, Pentium D napisał:

Jakie to brzydkie i nie symetryczne 🤮

Ciekawe jak z dociskiem będzie bo na chłopski rozum piny z prawej będą bardziej gniecione. 

Gniazdo pod procesor ma działać a nie wyglądać. Dołożyli w środku 151 pinów zachowując ten sam wymiar gniazda.