Skocz do zawartości
Zamknięcie Forum PC LAB

Szanowny Użytkowniku,

Informujemy, że za 30 dni tj. 30 listopada 2024 r. serwis internetowy Forum PC LAB zostanie zamknięty.

Administrator Serwisu Forum PC LAB - Ringier Axel Springer Polska sp. z o.o. z siedzibą w Warszawie: wypowiada całość usług Serwisu Forum PC LAB z zachowaniem miesięcznego okresu wypowiedzenia.

Administrator Serwisu Forum PC LAB informuje, że:

  1. Z dniem 29 listopada 2024 r. zakończy się świadczenie wszystkich usług Serwisu Forum PC LAB. Ważną przyczyną uzasadniającą wypowiedzenie jest zamknięcie Serwisu Forum PC LAB
  2. Dotychczas zamowione przez Użytkownika usługi Serwisu Forum PC LAB będą świadczone w okresie wypowiedzenia tj. do dnia 29 listopada 2024 r.
  3. Po ogłoszeniu zamknięcia Serwisu Forum od dnia 30 października 2024 r. zakładanie nowych kont w serwisie Forum PC LAB nie będzie możliwe
  4. Wraz z zamknięciem Serwisu Forum PC LAB, tj. dnia 29 listopada 2024 r. nie będzie już dostępny katalog treści Forum PC LAB. Do tego czasu Użytkownicy Forum PC LAB mają dostęp do swoich treści w zakładce "Profil", gdzie mają możliwość ich skopiowania lub archiwizowania w formie screenshotów.
  5. Administrator danych osobowych Użytkowników - Ringier Axel Springer Polska sp. z o.o. z siedzibą w Warszawie zapewnia realizację praw podmiotów danych osobowych przez cały okres świadczenia usług Serwisu Forum PC LAB. Szczegółowe informacje znajdziesz w Polityce Prywatności

Administrator informuje, iż wraz z zamknięciem Serwisu Forum PC LAB, dane osobowe Użytkowników Serwisu Forum PC LAB zostaną trwale usunięte ze względu na brak podstawy ich dalszego przetwarzania. Proces trwałego usuwania danych z kopii zapasowych może przekroczyć termin zamknięcia Forum PC LAB o kilka miesięcy. Wyjątek może stanowić przetwarzanie danych użytkownika do czasu zakończenia toczących się postepowań.

AMDK11

Forumowicze
 Pokaż profil  Zobacz aktywność

  • Liczba zawartości

    1184

  • Rejestracja

  • Ostatnia wizyta

Odpowiedzi dodane przez AMDK11

  3. Napisano · Edytowane przez AMDK11

    W dniu 27.03.2024 o 19:43, Wu70 napisał:

    Ale to przecież wiadomo od dawna ;)

    Nie o to chodzi. Chodzi o to czy jest to faktycznie HX czego 100% pewności mieć nie można.

     

    Edycja:

    https://wccftech-com.translate.goog/intel-xeon-granite-rapids-sp-es-cpu-leak-80-cores-160-threads-lots-of-cache-350w-tdp/?_x_tr_sl=en&_x_tr_tl=pl&_x_tr_hl=pl&_x_tr_pto=sc

    Intel-Granite-Rapids-SP-Xeon-CPU-ES-Leak

    CPU-Z błędnie odczytuje ilość rdzeni, wątków i pojemność L3.

    29_intel_granite_rapids_i_sierra_forest_

    GraniteRapids w procesie Intel 3:

    Każdy kafelek obliczeniowy ma fizycznie 42(40 aktywnych) rdzenie RedwoodCove/84 wątki z L2 84MB(2 MB na rdzeń) + L3 168MB(4MB na rdzeń). L2+L3 252MB.

     

    GraniteRapids-SP z 2 aktywnymi kafelkami obliczeniowymi (LGA4677)

    Fizycznie 84(80 aktywnych) rdzenie RedwoodCove/168 wątków z L2 168MB + L3 336MB. L2+L3 504MB

     

    GraniteRapids-AP z 3 aktywnymi kafelkami obliczeniowymi (LGA7529)

    Fizycznie 126(120 aktywnych, L2 240MB + L3 480MB) rdzeni RedwoodCove/252 wątki z L2 252MB + L3 504MB. L2+L3 756MB.

     

    Teoretycznie GraniteRapids-AP mógłby dostać 4 kafelki obliczeniowe ponieważ wersja SP ma już 3 kafelki(jeden nieaktywny).

    Fizycznie 168(160 aktywne) rdzeni RedwoodCove z L2 336MB + L3 672 MB. L2+L3 1008MB.

     

    GraniteRapids-SP na LGA4677.

    Intel-Xeon-Granite-Rapids-Package-In-Han

     

     

     

  4. Napisano · Edytowane przez AMDK11

    Myślę że  projekt LionCove opiera się na podobnych założeniach co SunnyCove i GoldenCove, czyli rozbudowa logiki rdzenia o około 30-40%.


    Uważam że średnia z krzywej wzrostu IPC dla LionCove to 15-20%. Mniej optymistyczny scenariusz to 10-15%. Myślę że cel jest podobny jak dla SunnyCove i GoldenCove czyli okolice 20%.

     

    To bezpieczne i dość racjonalne założenie względem tych co puszczają przesadzone plotki +30-40%.

     

    Trzeba pamiętać że krzywa wzrostu IPC ma zawsze sporą rozpiętość np od 2% do 45% i podawanie że wzrost jest +30% nie jest kłamstwem ale można błędnie zinterpretować jako średną. MLID przyznał że się nie zna i jeśli faktycznie ktoś podał mu konkretne liczby które mogły dotyczyć konkretnego przypadku obciążenia, podał je tak jakby to była średnia.

     

    Co do Skymont, jeśli osiągnie IPC w okolicy SunnyCove to będzie to bardzo dobry wynik.

     

    Oczywiście im więcej tym lepiej ale nie ma co nastawiać się na 25-30%.

     

    EDIT:

    Zejdę trochę z tematu Intela na temat AMD:

    Na Anandtech forum jest gościu który twierdzi że sampel Granite Ridge czyli Zen5 osiąga wyniki w SPEC2017 >40%(nie jest to wynk IPC tylko wydajności względem Zen4). Nie chce mi się w to wierzyć ale jeśli to prawda a LionCove zaoferuje średnio +20% to Intel ma przerąbane. Tak jak napisałem dopóki  nie zobaczę konkretnych wyników to potraktuję to z przymrużeniem oka jako dobrą zabawę przy spekulacjach.

    • Upvote 1

  6. Napisano

    Wpis @OneRaichu z Twitter:

    "The flight time of the arrow seems to be a little shorter than in previous work.

    I think it maybe land 1 month in advance, just a guess."

      

    "Czas lotu strzały wydaje się być nieco krótszy niż w poprzedniej pracy.

Myślę, że może wylądować z miesięcznym wyprzedzeniem, to tylko przypuszczenie."
    
 

  7. Napisano · Edytowane przez AMDK11

    Samo TSMC nic nie da jeśli projekt LionCove da mniejsze zyski IPC niż okolice średniej +20%.

    Sukces projektu LionCove będzie również zależał od tego jak wypadnie na tle Zen5.

     

    Nie wierzę że proces TSMC nagle pozwoli uzyskać LionCove 6.5GHz. Prędzej spodziewam się regresji taktowania a tutaj każdy wzrost IPC jest na wagę złota.

     

    Edit:

    Swoją drogą dziwne że nie ma do tej pory nawet mało wyraźnego zdjęcia rdzeni LionCove. Zdjęcia rdzeni RedwoodCove a wcześniej GoldenCove krążyły po sieci ze sporym wyprzedzeniem. Zdjęcia struktury powinny już gdzieś krążyć po sieci a mamy póki co tylko niewyraźne zdjęcia wafla z układami ArrowLake :/

  8. Napisano

    W dniu 11.03.2024 o 16:49, SebastianFM napisał:

    @Thimedes, jak na razie to są tylko przecieki. Poza tym nowe rdzenie w procesorach Intel też mają być wydajniejsze.

    LionCove ma starczyć co najmniej na dwie generacje LGA1851 więc jeśli będą kiepskie zyski IPC czyli gorsze niż SunnyCove i GoldenCove to będzie katastrofa.

  10. Napisano · Edytowane przez AMDK11

    24 minuty temu, rainy napisał:

    Nic nie oznacza, po prostu AMDK11 najwyraźniej nie wie, co to jest ironia/sarkazm.

    No cóż😁 dałem się złapać. Gościu zaznaczył to drobnym drukiem 😏i

     

     

  13. Napisano · Edytowane przez AMDK11

      

    Wcześniejsze przecieki od "MLID" mówiły nawet o SMT4 dla LionCove. Teraz przecieki twierdzą że w LionCove wyłączono HT. Z innych przecieków wynika że HT(SMT) nie mogło zostać wyłączone ponieważ w projekcie LionCove w ogóle nie ma SMT(HT) ze względu na to że LionCove jest projektem czystej kartki a Intel idzie śladami Apple gdzie bardzo szeroki rdzeń także nie ma SMT. Z jeszcze innych źródeł SMT w LionCove zostało wyłączone ze względu na błąd w wczesnym mikrokodzie ale aktualnie jest już to naprawione. 

     

    Co do jednostek do wynajęcia to uważam że jest jeszcze na nie za wcześnie. Podejrzewam że x86s i jednostki do wynajęcia zostaną zaimplementowane dopiero w którejś z kolejnych generacji.

     

    EDIT:

    Co do ArrowLake, rdzeń LionCove bezpiecznie zakładając na podstawie poprzednich generacji(Skylake-SunnyCove-GoldenCove) to wzrost tranzystorów będzie na poziomie 35-40% z IPC wyższym o jakieś 20%. Pasowałoby to do wzrostu IPC SunnyCove względem Skylake i GoldenCove względem SunnyCove. Oczywiście im więcej tym lepiej ale jednak trzeba spojrzeć realnie i studzić oczekiwania. Myślę że mimo sprzecznych przecieków, HT(SMT) jednak nadal będzie w LionCove. Oczywiście wzrost IPC może okazać się mniejszy ale to już problem Intela jeśli tak się stanie ponieważ AMD nie śpi a Zen 5 jest tuż za rogiem.

  15. Napisano · Edytowane przez AMDK11

    ArrowLake-S jesienią:

     

    https://wccftech-com.translate.goog/intel-arrow-lake-gaming-cpus-coming-fall-next-gen-lunar-lake-significant-ipc-3x-npu/?_x_tr_sl=en&_x_tr_tl=pl&_x_tr_hl=pl&_x_tr_pto=sc

    Chociaż artkół trochę naciągany. Nie ma wypowiedzi Intela o ogromnym wzroście IPC w LunarLake. Poza tym LunarLake i ArrowLake bazują rdzeniach P LionCove. Także naciągane jest stwierdzenie że ArrwoLake zyska akceleratory w tej samej formie co Xeon czyli m.in AMX.

  16. Napisano · Edytowane przez AMDK11

    To sugeruje premierę ArrowLake-S bo raczej przed premierą CPU płyty główne LGA1851 dostępne na rynku nie będą.

    14 godzin temu, Minciu napisał:

     

    Edit:

    Nowy mikrokod daje porawę wydajności i wydajności energetycznej MeteorLake a recenzje podobno były przeprowadzone na starym :

    https://wccftech.com/intel-core-ultra-meteor-lake-cpus-already-seeing-big-performance-efficiency-improvements-with-updated-bios/

     

    Intel właśnie jako pierwszy dostał od ASML system nowej generacji(II) HIGH-NA-EUV:

    https://www.computerbase.de/2023-12/euv-der-2-generation-asml-liefert-erstes-high-na-lithografiesystem-an-intel-aus/

    Intel dostał podobno 10 takich maszyn.

     

    Edit2:

    Z tego co znalazłem, podobno produkcja w Intel 3 i 20A odbywa się przy użyciu nowszych maszyn EUV niż Intel 4.

     

    Edit3:

    Tutaj porównanie możliwości EUV z DUV:

    3-1080-4258385679-png.1434653

    1703315255138-png.1434981

    Za pomocą DUV możliwe jest zejście do niższych wymiarów(przynajmniej do pewnego stopnia) ale problemem staje się absurdalnie duża ilość kroków i pozycjonowanie masek z każdym kolejnym krokiem czego skutkiem jest więcej postrzępień i znaczne nierównomierności struktór.

  19. Napisano · Edytowane przez AMDK11

    49 minut temu, krzysiak napisał:

    Nie jest źle...choć trochę ciężko po 25 latach podkręcania się przestawić na "nic gnoju nie zmienisz" x3d :E

    Ja już od dłuższego czasu stawiam na fabryczne ustawienia/ewentualnie UV. To już nie te czasy gdzie procesor można było sporo podkręcić a dla kilku % zysku podnosząc znacznie pobór energii gra nie warta świeczki. Jak dla mnie ma być stabilnie i w miarę możliwości chłodno na tyle ile jest to możliwe brzy danym chłodzeniu nawet kosztem ciszy na której mi nie zależy. Ja zawsze krzywą wentylatorów miałem ustawioną tak by nie pozwalały(o ile to możliwe) zbytnio rozgrzewać się CPU i GPU powyżej 70-75°C.

    • Upvote 1

  20. Napisano · Edytowane przez AMDK11

    Mimo że EmeraldRapids to tylko 64(fizycznie 66) rdzenie RaptorCove (x86 GoldenCove) z 5 MB L3 na rdzeń zamiast 1.875MB to różnica względem SapphireRapids jest dość znaczna i teraz może śmiało konkurować z 64 rdzeniami Zen4. Nawiększa różnica nawet względem Zen4 jest z użyciem AMX.

     

    Z testów na Phoronix wynika że niedość że sporo zwiększyli L3 to opuźnienie praktycznie nie zwiększyło się. Są opinie że EmeraldRapids to naprawdę dobra inżynieria i dwa układy faktycznie zachowują się jak monolityczny układ. SapphireRapids od początku powinien być w tej postaci. Zobaczymy co pokaże GraniteRapids.

     

    EDIT:

    Uściślając EmeraldRapids to fizycznie 66 rdzeni z wyłączonymi 2 rdzeniami czyli po jednym na kafelek.

     

    SapphireRapids

    60 rdzeni GoldenCove

    4 kafelki po 15 rdzeni (1510 mm2)

    L2 2MB + L3 1.875MB na rdzeń

    L2 120MB + L3 112.5MB

    L2+L3 232.5MB

     

    EmeraldRapids

    66 rdzeni RaptorCove(x86 GoldenCove)

    2 kafelki po 33 rdzenie (1493 mm2)

    L2 2MB + L3 5MB na rdzeń

    L2 132MB + L3 330MB

    L2+L3 462MB

     

     

     

  21. Napisano · Edytowane przez AMDK11

    Niestety ten sam układ RaptorLake w tej samej formie i brandowanie jako pseudo "nowa" 14 generacja Core to szczyt żenady! 14900 powinien być max 13950 i nic ponadto a sztuczka z softem tylko dla "14 gen" to już chamstwo i rozbój w biały dzień. Teraz tylko niech RaptorLake jeszcze wyląduje jako 15 i 16 generacja z większym poborem energii.

     

    Przeciek z Twittera o LunarLake:

    https://forums.anandtech.com/threads/intel-meteor-arrow-lunar-panther-lakes-discussion-threads.2606448/page-142#posts

     

     

  22. Napisano · Edytowane przez AMDK11

    22 godziny temu, Butu napisał:

    @AMDK11 Wspomniałeś o Arrow Lake i opcji bez HT

    imo, myślę iż wyłączenie HT w dobie dodawania coraz to więcej E-cores, może być krokiem w dobrą stronę, mniejszy pobór, temp w doł a wydajność wątku HT obliczano gdzieś na 30% fizycznego rdzenia, e-core bez większego wysiłku będzie wydajniejszy.

    Podobno symulowana wydajność układu ArrowLake 8+16 była bez SMT. Narosło wokół tego sporo spekulacji co nie wyklucza włączonego SMT w końcowym produkcie.

     

    Najnowsze przecieki(OneRichu który jak dotąd był wiarygodny) mówią o IPC Skymont(e Core w ArrowLake) na poziomie GoldenCove.

    Podobno LionCove to naprawdę spory wzrost IPC, który rzekomo niestety ma zostać częściowo zabity przez znacznie niższe taktowanie. Podobno mikroarchitektura LionCove ogólnie była projektowana z myślą o osoąganiu niższego taktowania co sugeruje mniej stopni w potoku niż GoldenCove a więc i niższe maksymalne taktowanie.

     

    Edit:

    Są tacy co spekulują że LionCove nie ma zablokowanego SMT tylko poprostu SMT jeszcze nie dodano ponieważ LionCove to całkowicie nowy projekt. Podobno.

     

    Edit2:

    Skymont ma podobno dekodowanie x86 3x3 zamiast 2x3 jak w Gracemont. Nie wiem ile w tym prawdy ale jeśli to prawda to muszę przyznać że będzie grubo ponieważ sumarycznie to aż 9-cio drożne dekodowanie!!! Więc ile ma LionCove? 8-9?!

     

    ArrowLake naprawdę może być tym czym kiedyś miał być "Ocean Cove" a teraz "Royal Core"!!!

    • Like 1

  23. Napisano · Edytowane przez AMDK11

    Takie ciekawostki:

     

    Apple w rdzeniu Mx stosuje 128KB L1-D ze względu na przestarzały predyktor który nie jest łatwo nadrobić z generacji na generację więc musi ukryć braki w przewidywaniu za dużym L1. AMD i Intel przodują pod tym względem więc nie potrzebują tak dużych L1 które też swoje zajmują.

     

    LionCove jest pierwszą mikroarchitekturą rdzenia która nie była projektowana pod konkretny proces produkcji co ma dawać możliwość łatwego przenoszenia między procesami(spuścizna po Jimim Kellerze).

    Mam wrażenie że Jim Keller naciskał na m.in x86s i projekty które można wdrażać w różnych procesach zamiast jak dotychczas projektowane pod konkretny proces produkcyjny.

     

     

     

     

  24. Napisano · Edytowane przez AMDK11

    14 godzin temu, blubaju napisał:

    Tylko że Sunny/CypressCove w innych zastosowaniach niż gry też nie brylował znacząco względem SkyLake. Ja nikomu nic nie zarzucam, tylko zauważalny skok widzimy dopiero przy co drugiej arch. SkyLake >> Golden/RaptorCove.

    Według Anandtech:

    • Single thread floating point: +22%
    • Multi-thread floating point: +16.2%

     

    • Single thread integer: +18.5%
    • Multi-thread integer: +5.8%

    Widać że Cypress/SunnyCove z jakiegoś powodu(L3, Ring Bus, kontroler RAM?) gubi skalowanie w MT dla integer. Trudno powiedzieć czy to kompromisy w 14nm. Sam rdzeń ma wysokie IPC i znacznie wyższe od Skylake.

  25. Napisano · Edytowane przez AMDK11

    17 minut temu, Stjepan666 napisał:

    30 lub 40 generacja też Cie interesuje i umiesz teraz przewidzieć jak będzie wyglądać Core Ultra 40900K np. :E 

    Tego to nikt nie wie nawet wróżbita Maciej. Ale Nawet przewidywanie LionCove to tylko strzelanie i założenie po wypowiedziach Jim Kellera że będą większe zyski co pozwala przypuszczać tak dużą rozbudowę jak Sunny i Golden. Czy będzie tak faktycznie? Dopiero testy wykarzą a pozwolą przypuszczać wycieki z danymi mikroarchitektury rdzeni.

     

    Na obecny czas przecieki sugerują że LionCove ma spory zysk IPC ale maksymalne  taktowanie jest niższe a Skymont ma szerokość Front End na poziomie 8 drożnego dekodowania czyli 2x 4 drożne zamiast 2x 3 drożnego jak w Gracemont i Crestmont a IPC jest na poziomie CypressCove. Czy tak będzie faktycznie dopiero oficjalne dane i testy to pokażą.

×
×
  • Dodaj nową pozycję...